本发明涉及电力电子技术领域,尤其涉及一种沟槽型金属氧化物半导体功率器件及其制作方法。
背景技术:
以绝缘栅双极性晶体管(IGBT,Insulated Gate Bipolar Transistor)和金属-氧化物半导体场效应晶体管(MOSFET,Metal-Oxide-Semiconductor Field-Effect Transistor)为标志的金属氧化物半导体(MOS,Metal-Oxide-Semiconductor)型半导体功率器件是当今电力电子领域器件的主流,广泛应用于工业、通信、计算机、消费电子、汽车电子、航空航天、国防军工等传统产业领域,以及轨道交通、新能源、智能电网、新能源汽车等战略性新兴产业领域。
其中,最具代表性的IGBT器件是由双极型三极管(BJT,Bipolar Junction Transistor)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件,其驱动功率小,兼有MOSFET的高输入阻抗和电力(Power)BJT的低导通压降两方面的优点。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。并且,采用IGBT进行功率变换,能够提高用电效率和质量,具有高效节能和绿色环保的特点,是解决能源短缺问题和降低碳排放的关键支撑技术。
沟槽型栅极(Trench Gate)是目前最新的IGBT和MOSFET功率器件的栅特征结构,其结构如图1所示,分为元胞区A和终端耐压区B,其中元胞区A的结构和终端耐压区B的结构需要通过不同的光罩制作,一般需要先使用一次光罩在终端耐压区B形成分压环01,之后,使用一次光罩在分压环01上形成遮挡图形02,接着,在元胞区A形成P阱结后,使用一次光罩在元胞区A形成沟槽,并在沟槽内生长栅氧化层03和多晶硅04后,使用一次光罩同时在元胞区A和终端耐压区B形成N+发射极05,之后,使用一次光罩形成具有接触孔图形的介质层06,接着,使用一次光罩形成具有栅极引出线和发射极引出线图形的金属层07,最后,使用一次光罩形成具有保护图形的钝化层08,并制作背面的集电极09。
根据上述制作工艺流程可知,至少需要使用7次光罩即光刻工艺,且其流程相对复杂,不利于降低沟槽型MOS功率器件芯片的制作成本。
技术实现要素:
有鉴于此,本发明实施例提供了一种沟槽型金属氧化物半导体功率器件及其制作方法,用以解决现有的沟槽型MOS功率器件在制作时使用光罩次数较多的问题。
因此,本发明实施例提供了一种沟槽型金属氧化物半导体功率器件的制作方法,包括:
在硅片衬底中通过沟槽光罩,同时形成元胞区的沟槽和终端耐压区的沟槽;
在所述元胞区的沟槽内和所述终端耐压区的沟槽内,同时形成栅极;
在所述硅片衬底中通过P阱光罩,同时形成所述元胞区的P阱结和所述终端耐压区的P环结;
在所述硅片衬底中通过N+光罩,形成N+发射极;
在所述硅片衬底上通过孔光罩,形成具有接触孔图形的介质层;
在所述介质层上通过第一图形光罩,形成具有栅极引出线和发射极引出线图形的金属层。
在一种可能的实现方式中,在本发明实施例提供的上述制作方法中,所述在硅片衬底中通过沟槽光罩,同时形成元胞区的沟槽和终端耐压区的沟槽之前,还包括:
在P+衬底之上形成由N+层和N-层组成的外延片,以形成所述硅片衬底。
在一种可能的实现方式中,在本发明实施例提供的上述制作方法中,所述在所述元胞区的沟槽内和所述终端耐压区的沟槽内,同时形成栅极,具体包括:
在形成有所述沟槽的所述硅片衬底上依次形成栅氧化层和多晶硅层;
采用回刻工艺至少去除所述沟槽之外的多晶硅层的图形,在所述沟槽内形成栅极。
在一种可能的实现方式中,在本发明实施例提供的上述制作方法中,所述在所述硅片衬底中通过P阱光罩,同时形成所述元胞区的P阱结和所述终端耐压区的P环结,具体包括:
利用所述P阱光罩的遮挡,对所述硅片衬底进行硼离子注入掺杂和扩散推结工艺,以形成所述元胞区的P阱结和终端耐压区的P环结。
在一种可能的实现方式中,在本发明实施例提供的上述制作方法中,所述在所述硅片衬底中通过N+光罩,形成N+发射极,具体包括:
利用所述N+光罩的遮挡,对所述硅片衬底进行砷离子注入掺杂和扩散推结工艺,以形成所述N+发射极。
在一种可能的实现方式中,在本发明实施例提供的上述制作方法中,在所述介质层上通过第一图形光罩,形成具有栅极引出线和发射极引出线图形的金属层之后,还包括:
在所述金属层上通过第二图形光罩,形成具有保护图形的钝化层。
在一种可能的实现方式中,在本发明实施例提供的上述制作方法中,在所述介质层上通过第一图形光罩,形成具有栅极引出线和发射极引出线图形的金属层之后,还包括:
在所述硅片衬底背离所述金属层的表面形成集电极。
另一方面,本发明实施例还提供了一种沟槽型金属氧化物半导体功率器件,包括:
硅片衬底;
设置于所述硅片衬底中的元胞区的沟槽和终端耐压区的沟槽;
设置于所述元胞区的沟槽内和所述终端耐压区的沟槽内的栅极;
设置于所述硅片衬底中的所述元胞区的P阱结和所述终端耐压区的P环结;
设置于所述硅片衬底中的N+发射极;
设置于所述硅片衬底上的具有接触孔图形的介质层;
设置于所述介质层之上的具有栅极引出线和发射极引出线图形的金属层;
以及,设置于所述硅片衬底背离所述金属层的表面之上的集电极。
在一种可能的实现方式中,在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中,还包括:设置于所述金属层之上的具有保护图形的钝化层。
在一种可能的实现方式中,在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中,所述沟槽型金属氧化物半导体功率器件为沟槽型绝缘栅双极性晶体管或金属-氧化物半导体场效应晶体管。
本发明实施例的有益效果包括:
本发明实施例提供的一种沟槽型金属氧化物半导体功率器件及其制作方法,在制作时,首先在硅片衬底中通过沟槽光罩,同时形成元胞区的沟槽和终端耐压区的沟槽;之后,在元胞区的沟槽内和终端耐压区的沟槽内,同时形成栅极;接着,在硅片衬底中通过P阱光罩,同时形成元胞区的P阱结和终端耐压区的P环结;然后,在硅片衬底中通过N+光罩,形成N+发射极;之后,在硅片衬底上通过孔光罩,形成具有接触孔图形的介质层;接着,在介质层上通过第一图形光罩,形成具有栅极引出线和发射极引出线图形的金属层。由于在制作时利用同一光罩来同时制作元胞区和终端耐压区的结构,相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作,在保证器件耐压性能的同时,可以减少工艺过程及光罩层数,从而降低生产成本。
并且,在器件中采用与元胞区相类似的沟槽结构来实现终端耐压区的分压环结构,可以减少在采用光罩利用注入掺杂和扩散推结制作各分压环时,为避免各分压环相互连接时需要在各分压环之间设定较大距离的间隔,有利于在保证终端耐压区性能的同时,缩小终端耐压区所占面积,从而增加器件的有效管芯数量,进一步减低器件成本。
附图说明
图1为现有技术中的沟槽型功率器件的结构示意图;
图2为本发明实施例提供的沟槽型金属氧化物半导体功率器件的制作方法的流程图;
图3a-图3i分别为本发明实施例提供的沟槽型金属氧化物半导体功率器件的制作方法中各步骤制作完成后的结构示意图;
图4为本发明实施例提供的沟槽型金属氧化物半导体功率器件的结构示意图。
具体实施方式
下面结合附图,对本发明实施例提供的沟槽型金属氧化物半导体功率器件及其制作方法的具体实施方式进行详细地说明。
本发明实施例提供的一种沟槽型金属氧化物半导体功率器件的制作方法,如图2所示,包括以下步骤:
S201、在硅片衬底中通过沟槽光罩,同时形成元胞区的沟槽和终端耐压区的沟槽;
S202、在元胞区的沟槽内和终端耐压区的沟槽内,同时形成栅极;
S203、在硅片衬底中通过P阱光罩,同时形成元胞区的P阱结和终端耐压区的P环结;
S204、在硅片衬底中通过N+光罩,形成N+发射极;
S205、在硅片衬底上通过孔光罩,形成具有接触孔图形的介质层;
S206、在介质层上通过第一图形光罩,形成具有栅极引出线和发射极引出线图形的金属层。
由于在本发明实施例提供的上述制作方法中,利用同一光罩来同时制作元胞区和终端耐压区的结构,相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作,在保证器件耐压性能的同时,可以减少工艺过程及光罩层数,从而降低生产成本。
具体地,根据本发明实施例提供的上述制作方法中的制作工艺流程可知,采用本发明实施例提供的上述制作方法,最少仅需要使用5次光罩即光刻工艺即可实现器件的制作,相对于现有技术中至少需要使用7次光罩即光刻工艺,可以降低流程的复杂程度,有利于降低沟槽型MOS功率器件芯片的制作成本。
具体地,本发明实施例提供的上述制作方法可以适用于沟槽型绝缘栅双极性晶体管(IGBT)的制作,也可以适用于金属-氧化物半导体场效应晶体管(MOSFET)的制作。并且,可以根据所需制作的器件类型,选择所需的硅片衬底和背面结构即集电极的材质。
在具体实施时,在本发明实施例提供的上述制作方法中的步骤S201在硅片衬底中通过沟槽光罩,同时形成元胞区的沟槽和终端耐压区的沟槽之前,还可以包括:在P+衬底之上形成由N+层和N-层组成的外延片,以形成如图3a所示的硅片衬底100的工艺步骤。
在具体实施时,由于在本发明实施例提供的上述制作方法中的S201在硅片衬底100中通过沟槽光罩,如图3b所示,同时形成元胞区A的沟槽200和终端耐压区B的沟槽200,在终端耐压区B采用沟槽200的形式限定出分压环结构的区域,相对于传统的使用单独的一次光罩在终端耐压区B采用注入掺杂和扩散推结工艺形成分压环时,为避免各分压环相互连接时需要在各分压环之间设定较大距离的间隔,可以在与传统的分压环具有相同环结深度的情况下,减小各分压环之间的间隔距离,或在具有与传统的各分压环之间相同的间隔距离的情况下,增加分压环的环结深度,提高分压环的性能。综上所述,本发明实施例提供的上述制作方法制作出的器件,有利于在保证终端耐压区性能的同时,缩小终端耐压区B所占面积,从而增加器件的有效管芯数量,进一步减低器件成本。
在具体实施时,在本发明实施例提供的上述制作方法中的步骤S202在元胞区的沟槽内和终端耐压区的沟槽内,同时形成栅极,具体可以通过如下方式实现:
首先,如图3c所示,在形成有沟槽200的硅片衬底100上依次形成栅氧化层300和多晶硅层400;
之后,如图3d所示,采用回刻工艺至少去除沟槽200之外的多晶硅层400的图形,在沟槽200内形成栅极。
值得注意的是,在此工艺过程中,不需要使用光罩,因此,不会增加光罩的使用数量。并且,图3d仅是示出了采用回刻工艺去除沟槽200之外的多晶硅层400的图形后的结构,在具体实施时,还可以去除沟槽200之外的栅氧化层300的图形,下面均是以仅去除沟槽200之外的多晶硅层400的图形为例进行说明。
在具体实施时,在本发明实施例提供的上述制作方法中的步骤S203在硅片衬底中通过P阱光罩,同时形成元胞区的P阱结和终端耐压区的P环结,具体可以通过下述方式实现:
如图3e所示,利用P阱光罩的遮挡,对硅片衬底100进行硼离子注入掺杂和扩散推结工艺,以形成元胞区A的P阱结500a和终端耐压区B的P环结500b。
在具体实施时,在本发明实施例提供的上述制作方法中的步骤S204在硅片衬底中通过N+光罩,形成N+发射极,具体可以通过如下方式实现:
如图3f所示,利用N+光罩的遮挡,对硅片衬底100进行砷离子注入掺杂和扩散推结工艺,以形成N+发射极600。
在具体实施时,在本发明实施例提供的上述制作方法中的步骤S205在硅片衬底上通过孔光罩,形成具有接触孔图形的介质层,具体可以先沉积一层介质层,之后通过孔光罩对该膜层进行刻蚀,如图3g所示,形成介质层700中的接触孔图形。并且,若在步骤S202中仅去除沟槽200之外的多晶硅层400的图形的情况下,在执行步骤S205之前还需要将残留的除沟槽200之外的栅氧化层300的图形去除,之后再形成介质层。
在具体实施时,在本发明实施例提供的上述制作方法中的步骤S206在介质层上通过第一图形光罩,形成具有栅极引出线和发射极引出线图形的金属层,具体可以先沉积一层正面金属层,例如金属铝(Al),之后通过Al层光罩即第一图形光罩对该膜层进行刻蚀,如图3h所示,形成金属层800中的栅极引出线和发射极引出线图形。
进一步地,在本发明实施例提供的上述制作方法中,在执行步骤S206在介质层上通过第一图形光罩,形成具有栅极引出线和发射极引出线图形的金属层之后,如图2所示,还可以包括以下步骤:
S207、在金属层800上通过第二图形光罩,如图3i所示,形成具有保护图形的钝化层900。
在具体实施时,可以采用旋转涂布的方式在金属层上生长聚酰亚胺膜质,之后通过钝化层光罩即第二图形光罩对该膜层进行刻蚀,形成钝化层900保护结构,以起到保护金属层的作用。
此时,采用本发明实施例提供的上述制作方法,仅需要使用6次光罩即光刻工艺即可实现器件的制作,相对于现有技术中至少需要使用7次光罩即光刻工艺,还是可以降低流程的复杂程度,有利于降低沟槽型MOS功率器件芯片的制作成本。
进一步地,在本发明实施例提供的上述制作方法中,如图2所示,在执行步骤S206在所述介质层上通过第一图形光罩,形成具有栅极引出线和发射极引出线图形的金属层之后,还可以包括以下步骤:
S208、在硅片衬底100背离金属层800的表面形成集电极010,如图3i所示。在具体实施时,可以通过减薄及背面金属蒸发引出硅片衬底背面的集电极。
需要说明的是,在本发明实施例提供的上述制作方法中,若需要同时存在步骤S207和步骤S208时,对于步骤S208和步骤S207执行的先后顺序并无限定,但是为保证工艺的连续性,一般先执行步骤S207之后再执行步骤S208。
基于同一发明构思,本发明实施例还提供了一种沟槽型金属氧化物半导体功率器件,由于该器件解决问题的原理与前述一种沟槽型金属氧化物半导体功率器件的制作方法相似,因此该器件的实施可以参见方法的实施,重复之处不再赘述。
具体地,本发明实施例提供的一种沟槽型金属氧化物半导体功率器件,如图4所示,包括:
硅片衬底100;
设置于硅片衬底100中的元胞区A的沟槽200和终端耐压区B的沟槽200;
设置于元胞区A的沟槽200内和终端耐压区B的沟槽200内的栅极,栅极一般是由栅氧化层300和多晶硅层400构成的;
设置于硅片衬底100中的元胞区A的P阱结500a和终端耐压区B的P环结500b;
设置于硅片衬底100中的N+发射极600;
设置于硅片衬底100上的具有接触孔图形的介质层700;
设置于介质层700之上的具有栅极引出线和发射极引出线图形的金属层800;
以及,设置于硅片衬底100背离金属层800的表面之上的集电极010。
具体地,由于在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中,采用与元胞区A相类似的沟槽结构来实现终端耐压区B的分压环结构,可以减少在采用光罩利用注入掺杂和扩散推结制作各分压环时,为避免各分压环相互连接时需要在各分压环之间设定较大距离的间隔,有利于在保证终端耐压区性能的同时,缩小终端耐压区所占面积,从而增加器件的有效管芯数量,进一步减低器件成本。
在具体实施时,为了起到保护金属层200的作用,在本发明实施例提供的上述沟槽型金属氧化物半导体功率器件中,如图3i所示,还可以包括:设置于金属层800之上的具有保护图形的钝化层900。
在具体实施时,本发明实施例提供的上述沟槽型金属氧化物半导体功率器件,具体可以为沟槽型绝缘栅双极性晶体管,或者,也可以为金属-氧化物半导体场效应晶体管。具体可以根据所需器件类型,选择所需的硅片衬底100和背面结构即集电极010的材质。
本发明实施例提供的一种沟槽型金属氧化物半导体功率器件及其制作方法,在制作时,首先在硅片衬底中通过沟槽光罩,同时形成元胞区的沟槽和终端耐压区的沟槽;之后,在元胞区的沟槽内和终端耐压区的沟槽内,同时形成栅极;接着,在硅片衬底中通过P阱光罩,同时形成元胞区的P阱结和终端耐压区的P环结;然后,在硅片衬底中通过N+光罩,形成N+发射极;之后,在硅片衬底上通过孔光罩,形成具有接触孔图形的介质层;接着,在介质层上通过第一图形光罩,形成具有栅极引出线和发射极引出线图形的金属层。由于在制作时利用同一光罩来同时制作元胞区和终端耐压区的结构,相对于传统的采用不同光罩分别实现元胞区和终端耐压区结构的制作,在保证器件耐压性能的同时,可以减少工艺过程及光罩层数,从而降低生产成本。
并且,在器件中采用与元胞区相类似的沟槽结构来实现终端耐压区的分压环结构,可以减少在采用光罩利用注入掺杂和扩散推结制作各分压环时,为避免各分压环相互连接时需要在各分压环之间设定较大距离的间隔,有利于在保证终端耐压区性能的同时,缩小终端耐压区所占面积,从而增加器件的有效管芯数量,进一步减低器件成本。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。