专利名称：功率半导体器件的制作方法
技术领域：
本发明涉及一种功率半导体器件，更具体地，涉及一种具有通过在电极接触区内实现等电位状态而增大击穿电压、以及实现高耐受电压的电极结构的功率半导体器件。
背景技术：
通常，功率半导体器件是由硅制成。然而，由于硅的物理性能存在局限，新近开发了一种使用氮化镓(GaN)基材料的功率半导体器件。GaN基材料的能隙几乎是硅的能隙的 三倍。另外，GaN基材料在高热稳定性和化学稳定性、高电子饱和速度等方面具有更好的性能。因此，GaN基材料不仅适用于光学器件还适用于电子器件以实现高频率和高输出。包括GaN基材料的电子器件具有高击穿电压、高最大电流密度、以及在高温下的高操作稳定性以及高导热性。特别是具有氮化铝镓(AlGaN)和GaN的异质结结构的电子器件在结界面处具有高频带不连续性(band discontinuity)。因此,这种电子器件可以使高密度电子游离并增大电子迁移率。由于具有前述物理性能，包括GaN基材料的电子器件可以用作功率半导体器件。为此，即使在高电压下，功率半导体器件也需要维持未达到击穿电压的高耐受电压。然而，由于体相缺陷(bulk defect)和表面缺陷等，包括GaN基材料的功率半导体器件也难以承受耐受电压。
发明内容
本发明的一个方面提供了一种通过将电极布置为在器件区内实现等电位状态而增大击穿电压并实现高耐受电压的功率半导体器件。根据本发明的一个方面,提供了设置在器件有源区(device activation region,器件激活区)上并在朝向第一侧的方向上变宽的源电极、与源电极交替布置在器件有源区并在朝向面对第一侧的第二侧的方向上变宽的漏电极、设置在源电极和漏电极上并配置为包括接触源电极和漏电极的多个通路接触的绝缘层、设置在绝缘层上第一区内与源电极接触的源电极垫以及设置在绝缘层上与第一区隔开的第二区内并与接触漏电极的多个通路接触相接触的漏电极垫。功率半导体器件还可以包括与设置在器件有源区上的源电极和漏电极之间的多条栅电极线相连接并设置在器件有源区的至少一侧的栅电极，以及设置在器件有源区上的与第一区和第二区隔开的第三区内并与接触栅电极的多个通路接触相连接的栅电极垫。绝缘层可以包括多个第一通路孔以露出设置在第一区内的源电极；多个第二通路孔以露出设置在第二区内的漏电极；以及多个第三通路孔以露出设置在第三区内的栅电极。绝缘层可以包括设置在多个第一通路孔内与源电极接触并与源电极垫相连接的多个第一通路接触；设置在多个第二通路孔内与漏电极接触并与漏电极垫相连接的多个第二通路接触；以及设置在多个第三通路孔内与栅电极接触并与栅电极垫相连接的多个第三通路接触。多个第一通路孔可以在第一区内具有朝向第一侧的方向上变宽的梯形形状，对应于源电极的变宽结构。多个第二通路孔可以在第二区内具有朝向第二侧的方向上变宽的梯形形状，对应于漏电极的变宽结构。
器件有源区可以包括顺序地设置在衬底上的缓冲层、未掺杂氮化物半导体层以及氮化物半导体层。氮化物半导体层可以包括设置在未掺杂氮化物半导体层上的第一氮化物半导体层以及设置在第一氮化物半导体层上的第二氮化物半导体层。第一氮化物半导体层可以包括氮化铝(A1N)，第二氮化物半导体层可以包括氮化铝镓(AlGaN)。源电极、漏电极和栅电极可以包括选自镍(Ni)、铝(Al)、钛(Ti)、氮化钛(TiN)、钼(Pt)、金(Au)、二氧化钌(RuO2)、钒(V)、钨(W)、氮化钨(WN)、铪(Hf)、氮化铪(HfN)、钥(Mo)、硅化镍(NiSi)、硅化钴(CoSi2)、硅化钨(WSi2)、硅化钼(PtSi)、铱(Ir)、锆(Zr)、钽(Ta)、氮化钽(TaN)、铜(Cu)、钌(Ru)以及钴(Co)中的至少一种金属材料。根据本发明的另一方面，提供一种功率半导体器件，其包括设置在磊晶结构上并配置为在朝向第一侧的方向上变宽的阳电极；设置在磊晶结构上与阳电极交替布置并在朝向面对第一侧的第二侧的方向上变宽的漏电极；设置在阳电极和阴电极上并配置为包括接触阳电极和阴电极的多个通路接触的绝缘层；设置在绝缘层上第一区内与接触阳电极的通路接触相接触的阳电极垫；以及设置在绝缘层上与第一区隔开的第二区内并与接触阴电极的通路接触相连接的阴电极垫。绝缘层可以包括多个第一通路孔以露出设置在第一区内的阳电极以及多个第二通路孔以露出设置在第二区内的阴电极。绝缘层可以包括设置在多个第一通路孔内与阳电极接触并与阳电极垫相连接的多个第一通路接触；以及设置在多个第二通路孔内与阴电极接触并与阴电极垫相连接的多个第二通路接触。多个第一通路孔可以设置为在第一区内朝向第一侧的方向上变宽的梯形形状，对应于阳电极的变宽结构。多个第二通路孔可以设置为在第二区内朝向第二侧的方向上变宽的梯形形状，对应于阴电极的变宽结构。磊晶结构可以包括顺序地设置在衬底上的缓冲层、未掺杂氮化物半导体层、氮化物半导体层以及保护层(cap layer)。阳电极可以粘结至保护层，阴电极可以设置在通过保护层露出的氮化物半导体层上并与阳电极隔开预定距离。氮化物半导体层可以包括设置在未掺杂氮化物半导体层上的第一氮化物半导体层；以及设置在第一氮化物半导体层上的第二氮化物半导体层。第一氮化物半导体层可以包括AlN ;第二氮化物半导体层可以包括AlGaN。阳电极和阴电极可以包括选自Ni、Al、Ti、TiN, Pt、Au、RuO2, V、W、WN、Hf、HfN, Mo、NiSi、CoSi2、WSi2、PtSi、Ir、Zr、Ta、TaN、Cu、Ru 以及 Co 中的至少一种金属材料。
根据以下的结合
的示例性实施方式，本发明的上述和/或其他方面、特征和优势将变得显而易见并且更易于理解，其中图I是示出根据本发明的一个实施方式的功率半导体器件的电极结构的示图；图2是沿着线A - A’截取的图I所示功率半导体器件的截面图；图3是沿着线B - B’截取的图I所示功率半导体器件的截面图；图4是示出根据本发明另一实施方式的功率半导体器件的电极结构的平面图；图5是沿着线C - C’截取的图4所示功率半导体器件的截面图；以及图6是沿着线D - D’截取的图4所示功率半导体器件的截面图。
具体实施例方式下文具体涉及本发明示例性实施方式，本发明的实施例在附图中示出，其中，相同的参考号始终表示相同的元件。在下文说明中，如果确定对本发明相关的已知功能及其构造的详细说明会使本发明精神变得模糊，则将省略该说明。本文所用的术语仅仅是为了说明具体实施方式
并且定义会随着用户、操作员或客户(custom)的目的而变化。因此，术语和词汇应根据本说明书的说明而定义。图I是示出根据本发明的一个实施方式的功率半导体器件100的电极结构的示图。参考图1，功率半导体器件100可以是包括设置在器件有源区(deviceactivation area)110中的源电极120、漏电极130、栅电极140、绝缘层(未示出)、源电极垫160、漏电极垫170以及栅电极垫180的异质结场效应晶体管(HFET)。源电极120、漏电极130和栅电极140设置在器件有源区110内。如图I所示，器件有源区110可以包括互相面对的第一侧S1和第二侧s2、以及分别垂直地连接至第一侧S1和第二侧S2同时互相面对的第三侧S3和第四侧s4。源电极120可以具有从第二侧S2延伸至第一侧S1的多个指状结构。此外，源电极120在朝向第一侧S1的方向上变宽。漏电极130可以具有与源电极120的指状结构交替布置并与源电极120的指状结构隔开预定距离的多个指状结构。漏电极130的指状结构可以从第一侧S1朝向第二侧S2延伸并在朝向第二侧S2的方向上变宽。栅电极140可以设置在器件有源区110的至少一侧。具体地，栅电极140可以与源电极120和漏电极130隔开预定距离并设置在器件有源区110第一侧S1至第四侧S4的至少一侧。在图I中，栅电极140设置在从第一侧S1至第四侧S4的区域并具有封闭的电路结构。此外，栅电极140可以连接至设置在源电极120和漏电极130之间的多条栅电极线141。多条栅电极线141可以设置为靠近源电极120的相应指状结构。源电极120、漏电极130和栅电极140可以包括选择镍(Ni )、铝(Al )、钛(Ti )、氮化钛(TiN)、钼(Pt)、金(Au)、二氧化钌(RuO2)、钒(V)、钨(W)、氮化钨(WN)、铪(Hf)、氮化铪(HfN)、钥(Mo)、硅化镍(NiSi)、硅化钴(CoSi2)、硅化钨(WSi2)、硅化钼(PtSi)、铱(Ir)、锆(Zr)、钽(Ta)、氮化钽(TaN)、铜(Cu)、钌(Ru)以及钴(Co)中的至少一种金属材料。源电极120、漏电极130和栅电极140的各自的尺寸可以根据功率半导体器件100的尺寸而变化。也就是说，由于所需击穿电压或耐受电压根据功率半导体器件100的尺寸而变化，源电极120、漏电极130和栅电极140的尺寸可以相应地变化。尽管图中未示出，绝缘层可以设置在器件有源区110上以覆盖源电极120、漏电极130和栅电极140，从而使源电极120、漏电极130和栅电极140绝缘。绝缘层的结构将会参考图2和3 (图I的截面图)进行说明。
绝缘层包括多个通路孔(via hole)以及分别填充多个通路孔的多个通路接触(via contact)。绝缘层的上表面可以分为第一区R1、第二区R2和第三区R3。首先，绝缘层的上表面相对于第一侧S1和第二侧S2之间的中心线分为第一区R1和第二区R2。此外，设置栅电极140的上表面区可以定义为第三区R3。第一区R1至第三区R3可以定义为互不重叠。绝缘层包括露出设置在第一区R1内的源电极120的多个通路孔120a、120b、120c、120d和120e，露出设置在第二区R2内的漏电极130的多个第二通路孔130a、130b、130c、130d和130e以及露出设置在第三区R3内的栅电极140的多个通路孔140a、140b、140c、140d 和 140e。多个第一通路孔120a至120e可以设置为在第一区R1内朝向第一侧S1的方向上变宽的梯形形状，对应于源电极120的变宽结构。多个第二通路孔130a至130e可以设置为在第二区R2内朝向第二侧S2的方向上变宽的梯形形状，对应于漏电极130的变宽结构。多个第三通路孔140a至140d设置为在第三区R3内具有一致宽度的矩形或方形。绝缘层可以包括分别设置在多个第一通路孔120a至120e内的第一通路接触120f、120g、120h、120i和120 j，分别设置在多个第二通路孔130a至130e内的第二通路接触130f、130g、130h、130 和130 j以及分别设置在多个第三通路孔140a至140d内的多个第三通路接触140e、140f、140g和140h。多个第一通路接触120f至120j、第二通路接触130f至130j以及第三通路接触140e至140h经绝缘层上表面露出。多个第一通路接触120f至120 j可以形成于第一区R1内并与源电极120接触，多个第二通路接触130f至130 j可以形成于第二区R2内并与漏电极130接触，多个第三通路接触140e至140h可以形成于第三区R3内并与栅电极140接触。多个第一通路接触120f至120 j以具有对应于多个第一通路孔120a至120e的形状，即，在朝向第一侧S1的方向上变宽的梯形。多个第二通路接触130f至130 j可以具有对应于多个第二通路孔130a至130e的形状，即，在朝向第二侧S2的方向上变宽的梯形。此外，多个第三通路接触140e至140h可以具有对应于多个第三通路孔140a至140d的形状，即，在第三区R3具有一致宽度的矩形或方形。源电极垫160可以设置在绝缘层上的第一区R1内并与接触源电极120的多个第一通路接触120f至120j相连接。也就是说，源电极垫160可以通过多个第一通路接触120f至120 j与源电极120电连接。漏电极垫170可以设置在绝缘层上的第二区R2内并与接触漏电极130的多个第二通路接触130f至130j相连接。也就是说，漏电极垫170可以通过多个第二通路接触130f至130 j与漏电极130电连接。栅电极垫180可以设置在绝缘层上的第三区R3内并与接触栅电极140的多个第三通路接触140e至140h相连接。也就是说，栅电极垫180可以通过多个第三通路接触140e至140h与栅电极140和多条栅电极线141电连接。参考图I所示功率半导体器件100，可以通过连接至源电极垫160的多个第一通路接触120f至120j对源电极120提供电压。在这种情况下，对源电极120的设置在第二区民内的部分不是直接提供电压而是通过设置在第一区R1内的多个第一通路接触120f至120 j提供电压。
可以通过连接至漏电极垫170的多个第二通路接触130f至130 j对漏电极130提供电压。在这种情况下，对漏电极130的设置在第一区R1内的部分不是直接提供电压而是通过设置在第二区R2内的多个第二通路接触130f至130j提供电压。当源电极120和漏电极130具有宽度一致的矩形形状时，将会在源电极120和漏电极130中具有多个第一通路接触120f至120j和第二通路接触130f至130j的部分与不具有多个第一通路接触120f至120j和第二通路接触130f至130j的部分之间产生电势差。因此，源电极120和漏电极130可以配置为朝向一侧变宽。更具体地，在源电极120中，不具有多个第一通路接触120f至120j的部分可以具有相对较大的宽度。在漏电极130中，不具有多个第二通路接触130f至130j的部分可以具有相对较大的宽度。也就是说，在源电极120和漏电极130中，不直接与多个第一通路接触120f至120j和第二通路接触130f至130j相接触的区域的表面面积增大，从而补偿了电势差并在源电极120和漏电极130中实现等电位状态。因此，功率半导体器件100可以实现高击穿电压和高耐受电压。图2是沿着线A-A’截取的图I所示功率半导体器件100的截面图，图3是沿着线B-B’截取的功率半导体器件100的截面图。参考图2和3，器件有源区110包括顺序地设置在衬底111上的缓冲层112、未掺杂氮化物半导体层113以及氮化物半导体层114。缓冲层112可以包括氮化镓(GaN)。未掺杂氮化物半导体层113可以包括未掺杂GaN。氮化物半导体层114可以包括第一氮化物半导体层114a以及第二氮化物半导体层114b。第一氮化物半导体层114a设置在未掺杂氮化物半导体层113上并包括氮化铝(A1N)。第二氮化物半导体层114b设置在第一氮化物半导体层114a上并包括氮化铝镓(AlGaN)0也就是说，第一氮化物半导体层114a和第二氮化物半导体层114b可以为异质结半导体层。图2是沿着线A - A’截取的对应于功率半导体器件100的第一区R1的区域截面图。参考图2，功率半导体器件100可以包括设置在第二氮化物半导体层114b的上表面上的源电极120、多条栅电极线141和漏电极130。此外，功率半导体器件100还包括覆盖源电极120、多条栅电极线141和漏电极130的绝缘层150以及设置在绝缘层150上的源电极垫160。源电极120、多条栅电极线141和漏电极130互相分开，绝缘层150置于源电极120、多条栅电极线141和漏电极130之间。绝缘层150包括第一区R1内的露出源电极120的通路孔120b以及设置在通路孔120b内并与源电极120接触的通路接触120g。源电极垫160设置在绝缘层150上并与接触源电极120的通路接触120g相连接。源电极垫160通过诸如电线的导电材料与诸如引线框的外部电路电连接。因此，提供到源电极垫160的电压可以通过通路接触120g提供到源电极120。漏电极130可以通过绝缘层150在第一区R1内电绝缘。因此，尽管漏电极130在第一区R1内不直接接收的电压供应，但是漏电极130可以通过具有宽的宽度从设置在第二区R2内的漏电极垫170接收电压，从而补偿电势差。因此，漏电极130可以在第一区R1和 第二区R2内实现等电位状态。图3是沿着线B - B’截取的对应于功率半导体器件100的第二区R2的一部分区域的截面图。参考图3，器件有源区110具有如图2所示结构。此外，功率半导体器件100包括设置在第二氮化物半导体层114b的上表面上的源电极120、栅电极线141和漏电极130。此夕卜，功率半导体器件100可以包括设置为覆盖源电极120、栅电极线141、漏电极130的绝缘层150以及设置在绝缘层150上部的漏电极垫170。绝缘层150可以包括被配置为露出第二区R2内的漏电极130的通路孔130b以及被设置在通路孔130b内并与漏电极130接触的通路接触130g。漏电极垫170可以设置在绝缘层150上并与接触漏电极130的通路接触130g相连接。漏电极垫170可以通过诸如电线的导电材料与诸如引线框的外部电路电连接。因此，提供到漏电极垫170的电压可以通过通路接触130g提供到漏电极130。源电极120可以通过第二区R2内的绝缘层150电绝缘。因此，尽管源电极120在第二区R2内不直接接收电压供给，但是源电极120可以通过具有宽的宽度从设置在第一区R1内的源电极120接收电压，从而补偿电势差。因此，源电极120可以在第一区R1和第二区民内实现等电位状态。图4是根据本发明另一实施方式的功率半导体器件400的电极结构的平面图。参考图4，功率半导体器件400可以是包括设置在磊晶结构(印i structure)410上的阳电极(anode electrode)420、阴电极(cathode electrode)430、绝缘层、阳电极垫 450 以及阴电极垫460的异质结肖特基势垒二极管(SBD)。阳电极420和阴电极430设置在磊晶结构410上。如图4所示，磊晶结构410包括互相面对的第一侧S1和第二侧S2,以及分别垂直地连接至第一侧S1和第二侧S2同时互相面对的第三侧S3和第四侧s4。阳电极420可以具有从第二侧S2延伸至第一侧S1的多个指状结构。此外，阳电极420在朝向第一侧S1的方向上变宽。阳电极420可以连接至沿着第二侧S2设置的阳极连接引线421。阴电极430可以具有与阳电极420的指状结构交替布置并与阳电极420的指状结构隔开预定距离的多个指状结构。阴电极430的指状结构可以从第一侧S1朝向第二侧S2延伸并在朝向第二侧S2的方向上变宽。阴电极430可以连接至沿着第一侧S1设置的阴极连接引线431。阳电极420 和阴电极 430 可以包括选自 Ni、Al、Ti、TiN、Pt、Au、Ru02、V、W、WN、Hf、HfN、Mo、NiSi、CoSi2、WSi2、PtSi、Ir、Zr、Ta、TaN、Cu、Ru 以及 Co 中的至少一种金属材料。尽管图4未示出，绝缘层可以设置在磊晶结构410上以覆盖阳电极420和阴电极430并因此使其绝缘。绝缘层的结构将会参考图5和6 (图4的截面图)进行说明。绝缘层包括多个通路孔以及填充各个通路孔的多个通路接触。绝缘层的上表面可以分为第一区R1和第二区R2。在本文中，绝缘层的上表面相对
于第一侧S1和第二侧S2之间的中心线分为第一区R1和第二区R2。绝缘层可以包括露出设置在第一区R1内的阳电极420的多个第一通路孔420a、420b、420c、420d和420e，以及露出设置在第二区R2内的阴电极430的多个第二通路孔430a、430b、430c、430d和 430e。多个第一通路孔420a至420e可以为在第一区R1内朝向第一侧S1的方向上变宽的梯形形状，对应于阳电极420的变宽结构。此外，多个第二通路孔430a至430e可以设置为在第二区R2内朝向第二侧S2的方向上变宽的梯形形状，对应于阴电极430的变宽结构。此外，绝缘层可以包括分别设置在多个第一通路孔420a至420e内的多个第一通路接触420f、420g、420h、420i和420 j，以及分别设置在多个第二通路孔430a至430e内的多个第二通路接触430f、430g、430h、430i和430j。多个第一通路接触420f至420j和第二通路接触430f至430 j可以经绝缘层上表面露出。多个第一通路接触420f至420j设置在第一区R1内并与阳电极420接触，多个第二通路接触，430f至430 j设置在第二区R2内并与阴电极430接触。多个第一通路接触420f至420 j具有与多个第一通路孔420a至420e对应的形状，即为在朝向第一侧方向上变宽的梯形。多个第二通路接触430f至430 j具有与多个第二通路孔430a至430e的形状对应的形状，即为在朝向第二侧S2的方向上变宽的梯形。也就是说，多个第一通路接触420f至420j与阳电极420之间的接触面积在朝向第一侧S1的方向上增大，多个第二通路接触430f至430j与阴电极430之间的接触面积在朝向第二侧S2的方向上增大。阳电极垫450设置在绝缘层上的第一区R1内并与接触阳电极420的多个第一通路接触420f至420 j相连接，S卩，阳电极垫450可以通过多个第一通路接触420f至420 j与阳电极420电连接。阴电极垫460设置在绝缘层上的第二区R2内并与多个第二通路接触430f至430 j相连接，即，阴电极垫460可以通过多个第二通路接触430f至430j与阴电极430电连接。参考图4所示功率半导体器件400，可以通过连接至阳电极垫450的多个第一通路接触420f至420j对阳电极420供应电压。在这种情况下，对阳电极420的设置在第二区R2内的部分不直接提供电压而是通过设置在第一区R1内的多个第一通路接触420f至420j提供电压。可以通过连接至阴电极垫460的多个第二通路接触430f至430 j对阴电极430提供电压。在这种情况下，对阴电极430的设置在第一区R1内的部分不直接提供电压而是通过设置在第二区R2内的多个第二通路接触430f至430j提供电压。当阳电极420和阴电极430设置为具有一致宽度的矩形形状时，将会在阳电极420和阴电极430中具有多个第一通路接触420f至420j和第二通路接触430f至430j的部分与不具有多个第一通路接触420f至420j和第二通路接触430f至430j的部分之间产生电势差。具体地，在阳电极420和阴电极430中，不具有多个第一通路接触420f至420 j和第二通路接触430f至430j的部分可能具有相对较低的电势。由于这种电势差，功率半导体器件400在具有低耐受电压的同时可能很快达到击穿电压。为了克服这个问题，阳电极420和阴电极430可以配置为在朝向一侧的方向上变宽(如图4所示)。更具体地，在阳电极420中，不具有多个第一通路接触420f至420 j的部分可以具有相对较大的宽度。在阴电极430中，不具有多个第二通路接触430f至430 j的部分具有相 对较大的宽度。也就是说，可以通过增加阳电极420和阴电极430内不直接接触的多个第一通路接触420f至420j和第二通路接触430f至430j的区域的表面面积而补偿电势差。从而，可以在阳电极420和阴电极430中实现等电位状态。因此，功率半导体器件400可以实现闻击穿电压和闻耐受电压。图5是沿着线C-C’截取的图4所示功率半导体器件的截面图，图6是沿着线D-D’截取的图4所示功率半导体器件的截面图。参考图5和6，磊晶结构410可以包括诸如硅(Si)衬底、碳化硅(SiC)衬底、AlN衬底、GaN衬底或蓝宝石衬底的衬底411。此外，磊晶结构410包括顺序地设置在衬底上的缓冲层412、未掺杂氮化物半导体层413、氮化物半导体层414以及保护层415。在磊晶结构中，缓冲层412可以包括GaN，未掺杂氮化物半导体层413可以包括未掺杂GaN。氮化物半导体层414可以包括第一氮化物半导体层414a和第二氮化物半导体层414b。第一氮化物半导体层414a可以设置在未掺杂氮化物半导体层413上并包括A1N。第二氮化物半导体层414b可以设置在第一氮化物半导体层414a上并包括AlGaN。也就是说，第一氮化物半导体层414a和第二氮化物半导体层414b可以为异质结半导体层。保护层415设置在氮化物半导体层414上，具体地，设置在第二氮化物半导体层414b上。保护层415可以包括SiC、GaN或P型GaN。此外，保护层415只设置在第二氮化物半导体层414b上用于形成阳电极420和绝缘层440的区域内。换句话说，保护层415不形成于第二氮化物半导体层414b上用于形成阴电极430的区域上。因此，第二氮化物半导体层414b可以在用于形成阴电极430的区域经保护层415露出。图5是沿着线C - C’截取并对应于图4所示功率半导体器件400中第一区R1的一部分区域的截面图。参考图5，功率半导体器件400包括设置在磊晶结构410的上表面上的阳电极420和阴电极430。此外，功率半导体器件400包括覆盖阳电极420和阴电极430的绝缘层440、以及设置在绝缘层440上部的阳电极垫450。阳电极420和阴电极430互相分开，绝缘层440置于阳电极420和阴电极430之间。绝缘层440可以包括露出第一区R1内的阳电极420的多个通路孔420b以及设置在多个通路孔420b内与阳电极420接触的多个通路接触420g。
阳电极垫450设置在绝缘层440上并与接触阳电极420的多个通路接触420g相连接。阳电极垫450可以通过诸如电线的导电材料与诸如引线框的外部图案(externalpattern)电连接。因此，提供到阳电极垫450的电压可以通过多个通路接触420g提供到阳电极420。阳电极420通过第二区R2内的绝缘层440电绝缘，因此，阳电极420在第二区R2内不直接接收的电压。然而，阳电极420可以通过具有比第一区R1更宽的宽度从设置在第一区R1内的多个通路接触420g接收电压，从而补偿电势差。因此，阳电极420可以在第一区R1和第二区R2内实现等电位状态。图6是沿着线D - D’截取并对应于图4所示功率半导体器件400第二区R2的一部分区域的截面图。参考图6，磊晶结构410具有几乎与图5所示相同的结构。此外，功率半导体器件400可以包括设置在磊晶结构410上表面的阳电极420和阴电极430。此外，功率半导体器 件400包括覆盖阳电极420和阴电极430的绝缘层440以及设置在绝缘层440上部的阴电极垫460。阳电极420和阴电极430互相分开，绝缘层440置于阳电极420和阴电极430之间。绝缘层440可以包括露出第二区R2内的阴电极430的多个通路孔430b以及设置在多个通路孔430b内与阴电极430接触的多个通路接触430g。阴电极垫460可以设置在绝缘层440上并与接触阴电极430的多个通路接触430g相连接。阴电极垫460可以通过诸如电线的导电材料与诸如引线框的外部图案电连接。因此，提供到阴电极垫460的电压可以通过多个通路接触430g提供到阴电极430。在第一区R1内，阴电极430通过绝缘层440电绝缘。因此，阴电极430在第一区R1内不直接接收电压，然而，阴电极430可以通过具有比第二区R2更宽的宽度从设置在第二区R2内的多个通路接触430g接收电压，从而补偿电势差。因此，阴电极430可以在第一区R1和第二区R2内实现等电位状态。根据本发明实施方式，电极布置为在器件区内实现等电位状态。因此，功率半导体器件可以具有高击穿电压和高耐受电压。结果，可以降低由击穿电压产生的损坏和故障并且提高功率半导体器件的可靠性。尽管已经示出并说明了本发明的几个示例性实施方式，但本发明不限于上述示例性实施方式。相反，本领域技术人员应该理解，在不背离本发明原理和精神的情况下可对这些示例性实施方式进行改变，本发明范围由权利要求书及其等同方案限定。
权利要求
1.一种功率半导体器件，包括 源电极，设置在器件有源区上并在朝向第一侧的方向上变宽； 漏电极，与所述源电极交替布置在所述器件有源区上并在朝向面对所述第一侧的第二侧的方向上变宽； 绝缘层，设置在所述源电极和所述漏电极上并被配置为包括接触所述源电极和所述漏电极的多个通路接触； 源电极垫，设置在所述绝缘层上第一区内与所述源电极接触；以及漏电极垫，设置在所述绝缘层上与所述第一区隔开的第二区内并与接触所述漏电极的多个通路接触相接触。
2.根据权利要求I所述的功率半导体器件，还包括 栅电极，与设置在所述器件有源区上的所述源电极和所述漏电极之间的多条栅电极线连接，并且设置在所述器件有源区的至少一侧，以及 栅电极垫，设置在所述器件有源区上的与所述第一区和所述第二区隔开的第三区内，并且与接触所述栅电极的多个通路接触相连接。
3.根据权利要求2所述的功率半导体器件，其中，所述绝缘层包括 多个第一通路孔，使设置在所述第一区内的所述源电极露出； 多个第二通路孔，使设置在所述第二区内的所述漏电极露出；以及 多个第三通路孔，使设置在所述第三区内的所述栅电极露出。
4.根据权利要求3所述的功率半导体器件，其中，所述绝缘层包括 多个第一通路接触，设置在所述多个第一通路孔内与所述源电极接触，并与所述源电极垫相连接； 多个第二通路接触，设置在所述多个第二通路孔内与所述漏电极接触，并与所述漏电极垫相连接；以及 多个第三通路接触，设置在所述多个第三通路孔内与所述栅电极接触，并与所述栅电极垫相连接。
5.根据权利要求3所述的功率半导体器件，其中，所述多个第一通路孔设置为在所述第一区中朝向所述第一侧的方向上变宽的梯形形状，对应于所述源电极的变宽结构。
6.根据权利要求3所述的功率半导体器件，其中，所述多个第二通路孔设置为在所述第二区中朝向所述第二侧的方向上变宽的梯形形状，对应于所述漏电极的变宽结构。
7.根据权利要求I所述的功率半导体器件，其中，所述器件有源区包括顺序地设置在衬底上的缓冲层、未掺杂氮化物半导体层以及氮化物半导体层。
8.根据权利要求7所述的功率半导体器件，其中，所述氮化物半导体层包括 第一氮化物半导体层，设置在所述未掺杂氮化物半导体层上；以及 第二氮化物半导体层，设置在所述第一氮化物半导体层上。
9.根据权利要求8所述的功率半导体器件，其中， 所述第一氮化物半导体层包括氮化铝(A1N)，以及 所述第二氮化物半导体层包括氮化铝镓(AlGaN)。
10.根据权利要求I所述的功率半导体器件，其中，所述源电极、所述漏电极和所述栅电极包括选自镍(Ni)、铝(Al)、钛(Ti)、氮化钛(TiN)、钼(Pt)、金(Au)、二氧化钌(RuO2)、钒(V)、钨(W)、氮化钨(WN)、铪(Hf)、氮化铪(HfN)、钥(Mo)、硅化镍(NiSi)、硅化钴(CoSi2)、硅化钨(WSi2)、硅化钼(PtSi)、铱(Ir)、锆(Zr)、钽(Ta)、氮化钽(TaN)^If(Cu)JT(Ru)以及钴(Co)中的至少一种金属材料。
11.一种功率半导体器件，包括 阳电极，设置在磊晶结构上并被配置为在朝向第一侧的方向上变宽； 漏电极，设置在所述磊晶结构上并与所述阳电极交替布置，并且在朝向面对所述第一侧的第二侧的方向上变宽； 绝缘层，设置在所述阳电极和所述阴电极上并被配置为包括与所述阳电极和所述阴电极接触的多个通路接触； 阳电极垫，设置在所述绝缘层上第一区内与接触所述阳电极的通路接触相接触；以及阴电极垫，设置在所述绝缘层上与所述第一区隔开的第二区内，并与接触所述阴电极的通路接触相连接。
12.根据权利要求11所述的功率半导体器件，其中，所述绝缘层包括 多个第一通路孔，使设置在所述第一区内的所述阳电极露出；以及 多个第二通路孔，使设置在所述第二区内的所述阴电极露出。
13.根据权利要求12所述的功率半导体器件，其中，所述绝缘层包括 多个第一通路接触，设置在所述多个第一通路孔内与所述阳电极接触，并与所述阳电极垫相连接；以及 多个第二通路接触，设置在所述多个第二通路孔内与所述阴电极接触，并与所述阴电极垫相连接。
14.根据权利要求12所述的功率半导体器件，其中，所述多个第一通路孔设置为在所述第一区中朝向所述第一侧的方向上变宽的梯形形状，对应于所述阳电极的变宽结构。
15.根据权利要求12所述的功率半导体器件，其中，所述多个第二通路孔具有在所述第二区中朝向所述第二侧的方向上变宽的梯形形状，对应于所述阴电极的变宽结构。
16.根据权利要求11所述的功率半导体器件，其中，所述磊晶结构包括顺序地设置在衬底上的缓冲层、未掺杂氮化物半导体层、氮化物半导体层以及保护层。
17.根据权利要求16所述的功率半导体器件，其中， 所述阳电极粘结至所述保护层，以及 所述阴电极设置在通过所述保护层露出的所述氮化物半导体层上，并与所述阳电极隔开预定距离。
18.根据权利要求16所述的功率半导体器件，其中，所述氮化物半导体层包括 第一氮化物半导体层，设置在所述未掺杂氮化物半导体层上；以及 第二氮化物半导体层，设置在所述第一氮化物半导体层上。
19.根据权利要求18所述的功率半导体器件，其中， 所述第一氮化物半导体层包括氮化铝(AlN);以及 所述第二氮化物半导体层包括氮化铝镓(AlGaN)。
20.根据权利要求11所述的功率半导体器件，其中，所述阳电极和所述阴电极包括选自镍(Ni)、铝(Al)、钛(Ti)、氮化钛(TiN)、钼(Pt)、金(Au)、二氧化钌(RuO2)、钒(V)、钨(W)、氮化钨(WN)、铪(Hf)、氮化铪(HfN)、钥(Mo)、硅化镍(NiSi )、硅化钴(CoSi2)、硅化钨(W Si2)、硅化钼(PtSi)、铱(Ir)、锆(Zr)、钽(Ta)、氮化钽(TaN)、铜(Cu)、钌(Ru)以及钴(Co)中的至少一种金属材料。
全文摘要
提供了一种功率半导体器件。该功率半导体器件包括设置在器件有源区并在朝向第一侧的方向上变宽的源电极、与源电极交替布置在器件有源区并在朝向面对第一侧的第二侧的方向上变宽的漏电极、设置在源电极和漏电极上并被配置为包括接触源电极和漏电极的多个通路接触的绝缘层、设置在绝缘层上第一区内与源电极接触的源电极垫以及设置在绝缘层上与第一区隔开的第二区内并与接触漏电极的多个通路接触相接触的漏电极垫。
文档编号H01L29/417GK102903755SQ20121026556
公开日2013年1月30日 申请日期2012年7月27日 优先权日2011年7月27日
发明者许承培, 李宪福, 金基世 申请人:三星电子株式会社