半导体功率器件的制作方法
【专利摘要】本发明提供一种半导体功率器件，通过巧妙地结合传统IGBT和VDMOS，形成具有共用部分的由基本的横向IGBT和基本的VDMOS组成的新型半导体功率器件；调整重掺杂第二导电类型区的掺杂浓度或采用寿命控制的方法，以降低基本的横向IGBT产生的第一正向导通电流的大小，同时增加了基本的VDMOS产生的第二正向导通电流的大小，并使所述的第一正向导通电流小于第二正向导通电流，使本发明相较于传统的IGBT和VDMOS而言，在保证器件导通电阻及导通功率损耗降低的同时提高器件的开关速度；通过改进漂移区的结构消除正向导通的负阻区，完善本法明的性能。本发明应用于电源、太阳能逆变器、电机驱动等需要高压高频开关的领域。
【专利说明】半导体功率器件
【技术领域】
[0001]本发明属于半导体器件领域，涉及一种半导体功率器件。
【背景技术】
[0002]绝缘栅双极晶体管(InsulatedGate Bipolar Transistor, IGBT)是由双极型晶体管(Bipolar Transistor)和金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transisitor, MOSFET)组成的复合全控型电压驱动式功率半导体器件，且IGBT是双极型器件，两种载流子(电子和空穴)同时导电。IGBT 一般分为穿通型(Punch Through, PT)、非穿通型(Non-Punch Through, NPT)、电场截止(电场中止)型(Field Stop，FS)，其中，集电极I’、发射极2’及栅极3’如图1和图2所示，且图1为NPT-1GBT的结构示意图，图2为PT-1GBT或FS-1GBT的结构示意图。PT-1GBT、FS-1GBT与NPT-1GBT的主要区别在于，NPT-1GBT没有采用对应给定阻断电压所设计的N+缓冲层而需要更厚的N-区(漂移区)。IGBT具有MOSFET的许多特性，如容易驱动，安全工作区宽，峰值电流大，坚固耐用等；同时，IGBT具有非常好的导通特性，这是由于衬底P+注入的少子(空穴)使N-区(漂移区)载流子浓度得到显著提高(请参阅I和图2)，产生电导通调制效应，这种少子(空穴)的注入大大减少了 N-区(漂移区)的等效电阻，从而降低了 N-区的导通压降。但是，IGBT内部不存在反向导通二极管，使用时，需要外接恢复二极管；同时，IGBT的开关速度(包括开启速度和关断速度)一般大大低于M0SFET。
[0003]垂直双扩散金属氧化物半导体场效应管(Vertical Double-diffused MetalOxide Semiconductor Field Effect Transistor, VDM0SFET)是多子器件，且是电压控制型器件，其中，源极4’’、漏极5’’、栅极3’’及沟道6’’如图3所示。在合适的栅极电压的控制下，半导体表面反型，形成导电沟道，于是漏极和源极之间流过适量的电流，且电流垂直流动。VDMOS主要应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等，具有接近无限大的静态输入阻抗特性，非常快的开关速度(包括开启速度和关断速度)等显著特点，但其缺点是没有电导调制，在一定击穿电压设计要求下，正态导通电阻和通态压降比IGBT大、因此导通功率损耗大，不利于大电流应用。
[0004]目前，半导体功率器件特性的改善主要是使其开关速度(包括开启速度和关断速度)得以提高的同时降低相关损耗，器件的开关频率也随之提高。因此，亟需一种半导体功率器件，既具有非常快的开关速度(包括开启速度和关断速度)，同时又具有较低的导通电阻及导通功率损耗。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体功率器件，用于解决现有技术中的半导体功率器件不能兼顾非常快的开关速度(包括开启速度和关断速度)和较低的导通电阻及导通功率损耗的问题，同时解决现有技术中的IGBT需要外接反向导通二极管的问题。[0006]为实现上述目的及其他相关目的，本发明提供一种半导体功率器件，所述器件至少包括:
[0007]漏极；
[0008]漏区，为重掺杂第一导电类型，形成于所述漏极上；
[0009]漂移区，为轻掺杂第一导电类型，形成于所述漏区上；
[0010]体区，为第二导电类型，形成于所述漂移区顶部的一侧；
[0011]源区，为重掺杂第一导电类型，形成于所述体区顶部，且在所述的源区外的一侧的体区表面形成有沟道；
[0012]栅区域，形成于所述沟道及漂移区上，且与所述的源区和体区接触；
[0013]重掺杂第二导电类型区，形成于所述漂移区顶部且相对于所述体区的另一侧；
[0014]隔离结构，覆盖于所述栅区域及漂移区的表面，并分别设有暴露出部分所述的源区和体区、及暴露出部分所述重掺杂第二导电类型区的通孔；
[0015]源极/发射极，覆盖于所述栅区域表面的隔离结构，并通过所述隔离结构的通孔与部 分所述的源区和体区接触，以供所述的源区、体区实现电连接；
[0016]集电极，形成于所述重掺杂第二导电类型区上，通过所述隔离结构的通孔与部分所述重掺杂第二导电类型区接触，且所述的集电极与漏极通过引线连接在一起形成实现电连接的漏极/集电极；
[0017]终端结构，形成于所述漂移区的顶部，且形成于所述体区与重掺杂第二导电类型区之间，以降低表面电场，使电击穿的部位由表面移向所述体区之下，提高器件的耐高压特性。
[0018]可选地，所述漂移区包括第一漂移区及形成于所述第一漂移区之上的第二漂移区，则所述的体区、重掺杂第二导电类型区及形成于二者之间的终端结构均形成于所述第二漂移区的顶部。
[0019]可选地，所述的第二漂移区的掺杂浓度小于第一漂移区的掺杂浓度。
[0020]可选地，所述的第二漂移区的厚度小于第一漂移区的厚度。
[0021]可选地，所述的第二漂移区与重掺杂第二导电类型区之间还设有缓冲区，即所述的缓冲区形成于第二漂移区顶部且相对于所述体区的另一侧，所述的重掺杂第二导电类型区形成于缓冲区的顶部，其中，所述缓冲区为重掺杂第一导电类型。
[0022]可选地，所述的漂移区与重掺杂第二导电类型区之间还设有缓冲区，即所述的缓冲区形成于漂移区顶部且相对于所述体区的另一侧，且所述的重掺杂第二导电类型区形成于缓冲区的顶部，其中，所述缓冲区为重掺杂第一导电类型。
[0023]可选地，所述的缓冲区掺杂浓度低于源区掺杂浓度和漏区掺杂浓度。
[0024]可选地，所述终端结构至少包括结终端扩展终端结构、场限制保护环终端结构、场板终端结构、场板与场限制保护环复合终端结构、或场板与结终端扩展复合终端结构。
[0025]可选地，所述栅区域包括栅介质层和形成于所述栅介质层上的栅极。
[0026]可选地，在所述栅极上还设有绝缘层。
[0027]可选地，所述半导体功率器件正向导通，在所述器件中形成至少包括第一正向导通电流和第二正向导通电流的正向导通电流，其中，第一导电类型为N型、第二导电类型为P型时，所述第一正向导通电流由所述的重掺杂第二导电类型区流向沟道，所述第二正向导通电流由所述的漏区流向沟道；第一导电类型为P型、第二导电类型为N型时，所述第一正向导通电流由所述的沟道流向重掺杂第二导电类型区，所述第二正向导通电流由所述的沟道流向漏区。
[0028]可选地，所述的第一正向导通电流小于第二正向导通电流，以保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度。
[0029]可选地，所述半导体功率器件反向导通，则所述的体区、漂移区、及漏区构成反向导通二极管，其中，第一导电类型为N型、第二导电类型为P型时形成由所述的体区流向漏区的反向导通电流，第一导电类型为P型、第二导电类型为N型时形成由所述的漏区流向体区的反向导通电流。
[0030]如上所述，本发明的半导体功率器件，具有以下有益效果:通过巧妙地结合传统IGBT和VDMOS，形成具有共用部分的由基本的横向IGBT和基本的VDMOS组成的本发明的新型半导体功率器件，其中，所述共用部分为漂移区、体区、源区、栅区域、隔离结构、源极/发射极；进一步，调整本发明的重掺杂第二导电类型区的掺杂浓度或采用寿命控制的方法，以降低基本的横向IGBT产生的第一正向导通电流的大小，同时增加了基本的VDMOS产生的第二正向导通电流的大小，并使所述第一正向导通电流小于第二正向导通电流，使本发明相较于现有技术中的IGBT和VDMOS而言，在保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度(包括开启速度和关断速度)，综合了传统IGBT和VDMOS所具有的优势，使本法明的半导体功率器件具有更广阔的应用前景，可用在电源、太阳能逆变器、电机驱动等需要高压高频开关的应用领域；通过改进漂移区的结构，进一步消除正向导通的负阻区，完善了本法明的性能。
【专利附图】
【附图说明】
[0031]图1显示为现有技术中NPT-1GBT的结构示意图。
[0032]图2显示为现有技术中PT-1GBT或FS-1GBT的结构示意图。
[0033]图3显示为现有技术中VDMOS的结构示意图。
[0034]图4显示为本发明半导体功率器件在实施例一中的结构示意图。
[0035]图5显示为本发明半导体功率器件第一正向导通电流和第二正向导通电流的示意图。
[0036]图6显示为本发明半导体功率器件反向导通电流的示意图。
[0037]图7显示为本发明半导体功率器件在实施例二中的结构示意图。
[0038]图8显示为本发明实施例一与实施例二在击穿电压为600V时的半导体功率器件的正向导通特性比较图。
[0039]元件标号说明
[0040]101、5，，漏极
[0041]102、I’ 集电极
[0042]20 漏区
[0043]30漂移区
[0044]301第一漂移区
[0045]302第二漂移区[0046]40 体区
[0047]50 源区
[0048]60栅区域
[0049]601栅介质层
[0050]602、3，、3，，栅极
[0051]603绝缘层
[0052]70重掺杂第二导电类型区
[0053]80隔离结构
[0054]90源极/发射极
[0055]110终端结构
[0056]120缓冲区
[0057]130、6’’ 沟道
[0058]2’发射极
[0059]4” 源极
【具体实施方式】
[0060]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0061]请参阅图4至图8。需要说明的是，以下具体实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0062]实施例一
[0063]如图4所示，本发明提供一种半导体功率器件，所述器件至少包括:漏极101、漏区20、漂移区30、体区40、源区50、栅区域60、重掺杂第二导电类型区70、隔离结构80、源极/发射极90、集电极102、终端结构110。
[0064]需要指出的是，本实施例一中，第一导电类型为N型，第二导电类型为P型，但并不局限于此，在其它实施例中，所述第一导电类型可为P型，则所述第二导电类型为N型；所述漏区20、漂移区30、体区40、源区50、重掺杂第二导电类型区70、终端结构110的材料为硅材料，但并不局限于此，在其他实施例中，所述各该区域的材料还可为碳化硅或氮化镓。
[0065]所述漏极101形成于所述漏区20下，以供电连接使用，在本实施例一中，所述漏极101为铝，在其他实施例中，所述漏极101的材料为多晶硅、铜或铝铜合金。
[0066]所述漏区20为重掺杂第一导电类型，形成于所述漏极101上，具体地，在本实施例一中，所述漏区20为重掺杂N型娃，即N+型漏区20。
[0067]所述漂移区30为轻掺杂第一导电类型，形成于所述漏区20上，具体地，在本实施例一中，所述漂移区30为轻掺杂N型硅，即N-型漂移区30。
[0068]所述体区40为第二导电类型，形成于所述漂移区30顶部的一侧，具体地，在本实施例一中，所述体区40为P型娃。
[0069]所述源区50为重掺杂第一导电类型，形成于所述体区40顶部，且在所述的源区50外的一侧的体区40表面形成有沟道130，具体地，在本实施例一中，所述源区50为重掺杂N型硅，即N+型源区50，且所述的源区50的掺杂浓度与漏区20的掺杂浓度在同一数量级；所述的体区40形成于源区50与漂移区30之间。
[0070]所述栅区域60形成于所述沟道130及漂移区30上，且与所述的源区50和体区40接触。需要说明的是，所述栅区域60包括栅介质层601和形成于所述栅介质层601上的栅极602 ;进一步，在所述栅极602上还设有绝缘层603，其中，所述栅介质层601为氮化硅、氮氧化硅或氧化硅，所述栅极602为多晶硅、铝、铜或铝铜合金，所述绝缘层603为氮化硅、氮氧化硅或氧化硅。在本实施例一中，所述栅区域60包括栅介质层601、栅极602及绝缘层603，其中，所述的栅介质层601为氧化硅，绝缘层603为氮化硅，所述栅极602为重掺杂第一导电类型(N+型)多晶硅.，但并不局限于此，在其他实施例中，所述栅区域60包括栅介质层及栅极，栅介质层131也可为氮化娃。
[0071]所述重掺杂第二导电类型区70形成于所述漂移区30顶部且相对于所述体区40的另一侧，具体地，在本实施例一中，所述重掺杂第二导电类型区70为重掺杂P型硅，即P+型区70。
[0072]需要说明的是，为了防止在阻断电压时耗尽层到达重掺杂第二导电类型区70，且用于控制所述重掺杂第二导电类型区70注入少数载流子的能力，即控制所述重掺杂第二导电类型区70的注入效率，在所述的漂移区30与重掺杂第二导电类型区70之间还设有缓冲区120，所述缓冲层120为重掺杂第一导电类型，同时，所述的缓冲区120的重掺杂浓度一般低于源区50重掺杂浓度和漏区20的重掺杂浓度，其中，所述源区50掺杂浓度和漏区20的掺杂浓度在同一数量级；不过，所述的缓冲区120的重掺杂浓度高于漂移区30的轻掺杂浓度。具体地，在本实施例一中，第一导电类型为N型，第二导电类型为P型，所述N+型缓冲区120为硅材料区，但并不局限于此，在其他实施例中，所述N+型缓冲区120的材料还可为碳化硅或氮化镓；所述的N+型缓冲区120形成于N-型漂移区30顶部且相对于所述P型体区40的另一侧，且所述的重掺杂第二导电类型区70 (P+型)形成于所述N+型缓冲区120的顶部，即所述N+型缓冲区120形成于所述的N-型漂移区30与重掺杂第二导电类型区70 (P+型)之间。
[0073]所述隔离结构80覆盖于所述栅区域60及漂移区30的表面，并分别设有暴露出部分所述的源区50和相对于所述沟道130的另一侧体区40、及暴露出部分所述重掺杂第二导电类型区70的通孔，从而保证所述栅区域60与所述源极/发射极90之间、所述的集电极102与源极/发射极90之间的器件表面能够承受高电压，其中，所述隔离结构80为单层结构或叠层结构，其中的所述单层结构或所述叠层结构中的每一层的材料为氧化硅、氮化娃、氮氧化娃、磷娃玻璃、或半绝缘多晶娃(Sem1-1nsulating polycrystal I ine-si I icon,SIPOS)中的任意一种，在本实施例一中，所述隔离结构80为单层氧化硅结构。
[0074]所述源极/发射极90覆盖于所述栅区域60表面的隔离结构80，并通过所述隔离结构80的通孔与部分所述的源区50和体区40接触，以供所述的源区50、体区40实现电连接，具体地，在本实施例一中，所述源极/发射极90为铝，在其他实施例中，所述源极/发射极90的材料还可为多晶硅、铜或铝铜合金。[0075]所述集电极102形成于所述重掺杂第二导电类型区70上，通过所述隔离结构80的通孔与部分所述重掺杂第二导电类型70区接触，且所述的集电极102与漏极101通过引线连接在一起，形成实现电连接的漏极/集电极，具体地，在本实施例一中，所述集电极102为铝，在其他实施例中，所述集电极102的材料为多晶硅、铜或铝铜合金。
[0076]所述终端结构110形成于所述漂移区30的顶部，且形成于所述体区40与重掺杂第二导电类型区70之间，以降低表面电场，使电击穿的部位由表面移向所述体区下，提高器件的耐高压特性。其中，所述终端结构110是为了能使由低压IC工艺产生的PN结能够承受高压而设计的，所述终端结构110是生产高压器件的必须和基本技术。所述终端结构至少包括采用结终端扩展(Junction Termination Extension, JTE)技术的结终端扩展终端结构、采用场限制保护环(Floating Ring, FR)技术的场限制保护环终端结构、采用场板(Field Plate,FP)技术的场板终端结构、场板(FP)与场限制保护环(FR)复合终端结构、或场板(FP)与结终端扩展(JTE)复合终端结构，且各该终端结构工艺简单并与IC工艺兼容。具体地，本实施例一中采用场限制保护环终端结构110，如图4所示，其中场限制保护环终端结构110以三个第二导电类型(P型)区示意，且所示场限制保护环中的第二导电类型(P型)区的个数及其之间的距离根据具体击穿电压可进行优化设计，并不局限于图4中所示第二导电类型(P)区的个数及其之间的距离，在此不一一赘述。
[0077]为了便于理解实施例一中所述的半导体功率器件的特性，以下介绍其相关的工作原理的:
[0078]本发明实施例一中的半导体功率器件是综合IGBT和MOSFET优势的新型功率器件，其中，栅区域60、源极/发射极90、源区50、体区40、漂移区30、重掺杂第二导电类型区70、缓冲层120、集电极102、隔离结构80构成基本的横向IGBT，漏极101、漏区20、漂移区30、体区40、源区50、栅区域60、源极/发射极90、隔离结构80构成了基本的VDMOS，且所述的基本的横向IGBT和基本的VDMOS共用了所述漂移区30、体区40、源区50、栅区域60、隔离结构80、源极/发射极90。
[0079]实施例一中的第一导电类型为N型，第二导电类型为P型，则沟道类型为N沟道。当所述栅极602电压高于所述半导体功率器件的阈值电压，且漏极101/集电极102电压大于源极/发射极90的电压时，则本发明实施例一中的半导体功率器件正向导通，形成至少包括第一正向导通电流和第二正向导通电流的正向导通电流，如图5所示。其中，所述第一正向导通电流为基本的横向IGBT的正向导通电流，为横向电流，由所述的重掺杂第二导电类型区70流向沟道，如图5中的附箭头的虚线所示；所述第二正向导通电流为基本的VDMOS的正向导通电流，为纵向电流，由所述的漏区20流向沟道，如图5中的附箭头的实线所示。
[0080]需要指出的是，通过调整所述重掺杂第二导电类型区70的掺杂浓度或采用寿命控制的方法，以调节所述第一正向导通电流和第二正向导通电流的电流分布大小，使所述的第一正向导通电流变小甚至小于第二正向导通电流。其中，由于本实施例一中还设有缓冲区120，则调整所述重掺杂第二导电类型区70的掺杂浓度的同时，对所述缓冲区120的掺杂浓度进行调整，也可以达到调节正向导通电流分布的效果；所述寿命控制的方法至少包括电子辐照。
[0081]此时，所述第二正向导通电流为主导电流，以保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度(包括开启速度和关断速度)，原因在于:
[0082]一方面，本实施例一中基本的横向IGBT的重掺杂第二导电类型区(P+型)70将空穴注入到所述N-型漂移区30，这种空穴(少子)的注入大大减少了所述N-型漂移区30的等效电阻，大大增加了电导率，导电性被调制，即基本的横向IGBT的小电流(第一正向导通电流)用于电导调制，使本发明功率器件的N-型漂移区30的导通电阻减小，因此，使本发明功率器件的导电能力得到提高，减小了导通压降，降低了导通功率损耗；
[0083]另一方面，由于所述第二正向导通电流(基本的VDMOS的正向导通电流)为主导电流，其远大于所述第一正向导通电流(基本的横向IGBT的正向导通电流)，因此，对开关速度(包括开启速度和关断速度)的影响而言，第二正向导通电流远大于第一正向导通电流产生的影响，换言之，本发明半导体功率器件的开关速度(包括开启速度和关断速度)主要取决于正向导通电流中第二正向导通电流的影响，即较慢开关速度的基本的横向IGBT产生的第一正向导通电流对本发明半导体功率器件开关速度的影响小，进一步，由于产生第二正向导通电流的基本的VDMOS是多子(电子)导电，从而其开关速度(包括开启速度和关断速度)非常快，因此，本发明半导体功率器件的开关速度(包括开启速度和关断速度)相较于传统IGBT而言得到明显提高，本发明优化设计的器件的开关速度可以到达100 kHz以上，使本发明器件能在在比传统IGBT高10倍的开关频率下工作。
[0084]实施例一中的第一导电类型为N型，第二导电类型为P型，则沟道类型为N沟道。当所述的漏极101/集电极102电压小于源极/发射极90的电压时，则本发明实施例一中的半导体功率器件反向导通，如图6所示，所述的P型体区40、N-型漂移区30、及N+型漏区20构成的反向导通二极管，形成由所述的P型体区40流向N+型漏区20的反向导通电流，解决现有技术中的IGBT需要外接反向导通二极管的问题。
[0085]需要指出的是，对于其他实施例中的半导体功率器件，第一导电类型为P型，第二导电类型为N型时，则沟道类型为P沟道，所述半导体功率器件正向导通和反向导通的条件、及正向导通电流和反向导通的流向不同于实施例一的情况，但电流大小不受其影响，具体如下；
[0086]当所述栅极电压低于所述半导体功率器件的阈值电压，且漏极/集电极电压小于源极/发射极的电压时，则所述半导体功率器件正向导通，且第一正向导通电流由沟道流向所述的重掺杂第二导电类型区(N+)(未图示)，第二正向导通电流由沟道流向所述的漏区(P+)(未图示)；
[0087]当漏极/集电极电压大于源极/发射极的电压时，则所述半导体功率器件反向导通，所述的N型体区、P-型漂移区、及P+型漏区构成的反向导通二极管，形成由所述的P+型漏区流向N型体区的反向导通电流(未图示)，解决现有技术中的IGBT需要外接反向导通二极管的问题。
[0088]本实施例一中的半导体功率器件，通过巧妙地结合传统IGBT和VDM0S，形成具有共用部分的由基本的横向IGBT和基本的VDMOS组成的新型半导体功率器件；调整本发明的重掺杂第二导电类型区及缓冲区的掺杂浓度或采用寿命控制的方法，以调节基本的横向IGBT产生的第一正向导通电流小于基本的VDMOS产生的第二正向导通电流的电流，使本发明相较于现有技术中的IGBT和VDMOS而言，在保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度(包括开启速度和关断速度)，综合了传统IGBT和VDMOS所具有的优势，使本法明的半导体功率器件具有更广阔的应用前景，可用在电源、太阳能逆变器、电机驱动等需要高压高频开关的应用领域。
[0089]实施例二
[0090]本实施例二与实施例一米用基本相同的技术方案，不同之处在于，实施例一中的漂移区30在本实施例二中被划分为第一漂移区301及形成于所述第一漂移区之上的第二漂移区302。
[0091]如图7所示，本发明提供一种半导体功率器件，所述器件至少包括:漏极101、漏区20、第一漂移区301、第二漂移区302、体区40、源区50、栅区域60、重掺杂第二导电类型区70、隔离结构80、源极/发射极90、集电极102、终端结构110。以下仅以区别于实施例一的部分做详细阐述，与实施例一相同部分不再做一一赘述。
[0092]在本实施例二中，所述第一漂移区301形成于所述漏区20之上，所述第二漂移区302形成于所述第一漂移区301之上；所述的第二漂移区302的掺杂浓度小于第一漂移区302的掺杂浓度，均为轻掺杂第一导电类型；所述的第二漂移区302的厚度小于第一漂移区301的厚度。
[0093]具体地，不同于实施例一，在本实施例二中所述的体区40、重掺杂第二导电类型区70及形成于二者之间的终端结构110均形成于所述第二漂移区302的顶部。
[0094]需要指出的是，为了防止在阻断电压时耗尽层到达重掺杂第二导电类型区70，且用于控制所述重掺杂第二导电类型区70注入少数载流子的能力，即控制所述重掺杂第二导电类型区70的注入效率，在所述的第二漂移区302与重掺杂第二导电类型区70之间还设有缓冲区120，其中，所述缓冲层120为重掺杂第一导电类型，同时，所述的缓冲区120的重掺杂浓度低于源区50重掺杂浓度和漏区20的重掺杂浓度，其中，所述源区50掺杂浓度和漏区20的掺杂浓度在同一数量级；不过，所述的缓冲区120的重掺杂浓度高于所述的第一漂移区301和第二漂移区302的轻掺杂浓度。具体地，在本实施例二中，第一导电类型为N型，第二导电类型为P型，所述N+型缓冲区120为硅材料，但并不局限于此，在其他实施例中，所述N+型缓冲区120的材料还可为碳化硅或氮化镓；所述N+型缓冲区120形成于所述N-型第二漂移区302顶部且相对于所述P型体区40的另一侧，且所述的重掺杂第二导电类型区70 (P+)形成于所述N+型缓冲区120的顶部，即所述N+型缓冲区120形成于所述的N-型第二漂移区302与重掺杂第二导电类型区70 (P+型)之间。
[0095]本实施例二中，所述漏区20、第一漂移区301、第二漂移区302、体区40、源区50、重掺杂第二导电类型区70、终端结构110的材料由硅材料形成，但并不局限于此，在其他实施例中，还可以使用碳化硅或氮化镓等材料来实现本发明器件。
[0096]本实施例二中的所述半导体功率器件的工作原理与实施例一中的类似(请参阅实施例一中的相关描述)，不同之处在于:
[0097]本实施例二改进实施例一中的漂移区30，将其划分为第一漂移区301及形成于所述第一漂移区之上的第二漂移区302。原因在于:实施例二为进一步提高实施例一中半导体功率器件的性能，消除实施例一中半导体功率器件在正向导通时产生的负阻区，其中，实施例一中半导体功率器件在正向导通时产生的负阻区如图8中曲线A所示。
[0098]图8显示为本发明实施例一与实施例二在击穿电压为600V时的半导体功率器件的正向导通特性比较图，其中，曲线A为实施例一中半导体功率器件在电压600V时的正向导通特性曲线，曲线B-D为实施例二中半导体功率器件在电压600V时的正向导通特性曲线。
[0099]需要指出的是，存在负阻区的半导体功率器件，其性能受负阻区的影响主要体现在:一方面，所述半导体功率器件与其他外部电路元器件之间会产生小信号振荡；另一方面，所述半导体功率器件不可与其余元器件并联。有鉴于此，实施例二中，将漂移区30划分为第一漂移区301及形成于所述第一漂移区之上的第二漂移区302。
[0100]需要进一步指出的是，通过逐步降低所述第二漂移区302的掺杂浓度或逐步增加所述的第二漂移区302在漂移区30中的厚度比例(请参阅图8中的曲线B至曲线D)，使所述重掺杂第二导电类型区70保证正常的注入电流，从而减少器件的负阻区，最终彻底消除负阻区(如图8中曲线D所示)，进一步优化了本发明半导体功率器件的性能。
[0101]本实施例二中的半导体功率器件，通过巧妙地结合传统IGBT和VDM0S，形成具有共用部分的由基本的横向IGBT和基本的VDMOS组成的新型半导体功率器件；调整本发明的重掺杂第二导电类型区及缓冲区的掺杂浓度或采用寿命控制的方法，以调节基本的横向IGBT产生的第一正向导通电流小于基本的VDMOS产生的第二正向导通电流的电流，使本发明相较于现有技术中的IGBT和VDMOS而言，在保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度(包括开启速度和关断速度)，综合了传统IGBT和VDMOS所具有的优势，使本法明的半导体功率器件具有更广阔的应用前景，可用在电源、太阳能逆变器、电机驱动等需要高压高频开关的应用领域；通过改进漂移区的结构，进一步消除正向导通的负阻区，完善了本法明的性能。
[0102]综上所述，本发明半导体功率器件为具有共用部分的由基本的横向IGBT和基本的VDMOS组成的新型半导体功率器件；在保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度(包括开启速度和关断速度)，综合了传统IGBT和VDMOS所具有的优势，使本法明的半导体功率器件具有更广阔的应用前景，可用在电源、太阳能逆变器、电机驱动等需要高压高频开关的应用领域；通过改进漂移区的结构，进一步消除正向导通的负阻区，完善了本法明的性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0103]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1.一种半导体功率器件，其特征在于，所述器件至少包括: 漏极； 漏区， 为重掺杂第一导电类型，形成于所述漏极上； 漂移区，为轻掺杂第一导电类型，形成于所述漏区上； 体区，为第二导电类型，形成于所述漂移区顶部的一侧； 源区，为重掺杂第一导电类型，形成于所述体区顶部，且在所述的源区外的一侧的体区表面形成有沟道； 栅区域，形成于所述沟道及漂移区上，且与所述的源区和体区接触； 重掺杂第二导电类型区，形成于所述漂移区顶部且相对于所述体区的另一侧； 隔离结构，覆盖于所述栅区域及漂移区的表面，并分别设有暴露出部分所述的源区和体区、及暴露出部分所述重掺杂第二导电类型区的通孔； 源极/发射极，覆盖于所述栅区域表面的隔离结构，并通过所述隔离结构的通孔与部分所述的源区和体区接触，以供所述的源区、体区实现电连接； 集电极，形成于所述重掺杂第二导电类型区上，通过所述隔离结构的通孔与部分所述重掺杂第二导电类型区接触，且所述的集电极与漏极通过引线连接在一起形成实现电连接的漏极/集电极； 终端结构，形成于所述漂移区的顶部，且形成于所述体区与重掺杂第二导电类型区之间，以降低表面电场，使电击穿的部位由表面移向所述体区之下，提高器件的耐高压特性。
2.根据权利要求1所述的半导体功率器件，其特征在于:所述漂移区包括第一漂移区及形成于所述第一漂移区之上的第二漂移区，则所述的体区、重掺杂第二导电类型区及形成于二者之间的终端结构均形成于所述第二漂移区的顶部。
3.根据权利要求2所述的半导体功率器件，其特征在于:所述的第二漂移区的掺杂浓度小于第一漂移区的掺杂浓度。
4.根据权利要求2所述的半导体功率器件，其特征在于:所述的第二漂移区的厚度小于第一漂移区的厚度。
5.根据权利要求2所述的半导体功率器件，其特征在于:所述的第二漂移区与重掺杂第二导电类型区之间还设有缓冲区，即所述的缓冲区形成于第二漂移区顶部且相对于所述体区的另一侧，所述的重掺杂第二导电类型区形成于缓冲区的顶部，其中，所述缓冲区为重掺杂第一导电类型。
6.根据权利要求1所述的半导体功率器件，其特征在于:所述的漂移区与重掺杂第二导电类型区之间还设有缓冲区，即所述的缓冲区形成于漂移区顶部且相对于所述体区的另一侧，且所述的重掺杂第二导电类型区形成于缓冲区的顶部，其中，所述缓冲区为重掺杂第一导电类型。
7.根据权利要求5或6所述的半导体功率器件，其特征在于:所述的缓冲区掺杂浓度低于源区掺杂浓度和漏区掺杂浓度。
8.根据权利要求1或2所述的半导体功率器件，其特征在于:所述终端结构至少包括结终端扩展终端结构、场限制保护环终端结构、场板终端结构、场板与场限制保护环复合终端结构、或场板与结终端扩展复合终端结构。
9.根据权利要求1所述的半导体功率器件，其特征在于:所述栅区域包括栅介质层和形成于所述栅介质层上的栅极。
10.根据权利要求9所述的半导体功率器件，其特征在于:在所述栅极上还设有绝缘层。
11.根据权利要求1或2所述的半导体功率器件，其特征在于:所述半导体功率器件正向导通，在所述器件中形成至少包括第一正向导通电流和第二正向导通电流的正向导通电流，其中，第一导电类型为N型、第二导电类型为P型时，所述第一正向导通电流由所述的重掺杂第二导电类型区流向沟道，所述第二正向导通电流由所述的漏区流向沟道；第一导电类型为P型、第二导电类型为N型时，所述第一正向导通电流由所述的沟道流向重掺杂第二导电类型区，所述第二正向导通电流由所述的沟道流向漏区。
12.根据权利要求11所述的半导体功率器件，其特征在于:所述的第一正向导通电流小于第二正向导通电流，以保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度。
13.根据权利要求1或2所述的半导体功率器件，其特征在于:所述半导体功率器件反向导通，则所述的体区、漂移区、及漏区构成反向导通二极管，其中，第一导电类型为N型、第二导电类型为P型时形成由所述的体区流向漏区的反向导通电流，第一导电类型为P型、第二导电类型为N 型时形成由所述的漏区流向体区的反向导通电流。
【文档编号】H01L29/78GK103579230SQ201210262720
【公开日】2014年2月12日 申请日期:2012年7月26日 优先权日:2012年7月26日
【发明者】黄勤 申请人:无锡维赛半导体有限公司