技术编号:7261455
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明提供一种闪存存储单元阵列,在无需降低特征尺寸的同时,改变闪存存储单元阵列的架构分布情况,将现有技术中的多条位线共用的宽度较宽的共源线拆分,以使每条位线有源区均有一条与其相邻的源线有源区相对应,其中,所述源线有源区的宽度与位线有源区的宽度相等,且所述源线的源区接触孔与位线的漏区接触孔尺寸相等;且每行的存储单元的栅区域连接为折线形或波浪形,从而改变现有技术中两个存储单元共用一个位线的漏区接触孔的现状,使本发明的四个存储单元共用一个位线的漏区接触孔或源线的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。