技术编号:7510067
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明的示例性实施例涉及一种能够控制阻抗的半导体器件。背景技术半导体器件可以包括用以准确地控制基于时钟的系统中的时钟的占空系数(duty cycle)的系统和特征。时钟的占空系数是高脉冲持续时间或低脉冲持续时间对时钟周期之t匕。近来的存储装置,具体而言,双倍数据率(DDR)同步存储器件,使用时钟来用于例如数据选通。与时钟的上升沿和下降沿同步地连续输入和输出两比特的数据。如果时钟的占空系数没有维持在约50%,则所输入和输出的数据可能失真。因此,准确地控制存储...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。