技术编号:7513239
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及具有使输入时钟信号延迟的延迟时钟电路,并将延迟 时钟信号例如作为读出放大器的使能信号等使用的半导体集成电路。背景技术在半导体存储装置等中使用的锁存型读出放大器,为了生成其使能信号而需要定时信号生成电路。定时信号生成电路最简易的结构由 级联连接的多个反相器构成。通过调整反相器的门电路级数,能够使 读出放大器的使能信号按最佳的定时进行工作。按照某种现有技术,根据输入时钟信号的频率变化来调整延迟时钟信号的延迟时间。具体地说,将反相器和NAND、 NOR...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。