技术编号:7516391
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 本发明总体涉及集成电路领域。更具体而言,本公开的实施例关于用于确定参考时钟频率和/或锁定诸如锁相环(PLL)之类的环路振荡器的电路和方法。背景技术 锁相环(PLL)电路系统可以用于产生并控制将在整个集成电路(IC)中传播的一个或更多个时钟信号。在片上系统(SOC)和其他IC应用中,这类PLL具有有限的可锁定频率范围。为了让PLL锁定尽管如此有限的可锁定频率范围,可以在通电或初始化时向PLL 提供参考时钟的频率以便于锁定在参考时钟上以用于产生输出PLL时钟...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。