专利名称：用于确定参考时钟频率和/或锁定环路振荡器的方法、算法、电路和系统的制作方法
技术领域：
本发明总体涉及集成电路领域。更具体而言，本公开的实施例关于用于确定参考时钟频率和/或锁定诸如锁相环(PLL)之类的环路振荡器的电路和方法。
背景技术：
锁相环(PLL)电路系统可以用于产生并控制将在整个集成电路(IC)中传播的一个或更多个时钟信号。在片上系统(SOC)和其他IC应用中，这类PLL具有有限的可锁定频率范围。为了让PLL锁定尽管如此有限的可锁定频率范围，可以在通电或初始化时向PLL 提供参考时钟的频率以便于锁定在参考时钟上以用于产生输出PLL时钟。
许多IC还支持多个不同参考时钟频率。在一个例子中，单个IC(例如S0C)可以适应多达十种的不同频率。一些方法包括使用四个复用管脚(strap pin)来对不同参考时钟频率进行编码。在这类方法中，S0C、IC和/或应用可以被编程为支持特定的参考时钟频率。然而，复用管脚的方法具有如下缺点因为需要一个或更多个额外的外部电阻器所导致的增加的印刷电路板(PCB)空间，用于输入缓冲器、静电放电(ESD)、解码器或其他相关电路系统的更大的芯片内有效面积，以及最终成本的增加。
发明内容
本公开的实施例涉及用于确定参考时钟的频率的电路和方法。
在一个方面中，本公开涉及用于检测参考时钟的频率的电路，该电路包括时钟计数器、频率估算器和频率选择器，时钟计数器配置成关于休眠时钟的预定部分对参考时钟的循环数量进行计数从而提供参考时钟循环计数，频率估算器配置成基于参考时钟循环计数来估算参考时钟的频率，频率选择器配置成从多个允许频率中选择与估算的参考时钟频率最为接近的频率。在一些实施例中，休眠时钟是外部休眠时钟，而在其他实施例中，休眠时钟是内部休眠时钟。
在内部休眠时钟的情形中，电路可以进一步包括解码器，解码器配置成对多个输入进行解码，并基于输入来选择多个允许频率组(各个允许频率组包括唯一的允许频率的子集)中的一个允许频率组。频率选择器可以配置成从所选择的允许频率组中选择与估算的参考时钟频率最为接近的频率。
在各种实施例中，电路还可以包括配置成将休眠时钟提供给电路的输入，和/或配置成使用最为接近的频率作为初始频率来锁定在参考时钟上的锁相环(PLL)。此外，频率选择器可以还包括配置成存储多个允许频率的存储器，和/或配置成将最为接近的频率与至少多个允许频率的子集进行比较的比较器。
在另一方面中，本公开涉及确定参考时钟的频率的方法。该方法一般包括关于休眠时钟的预定部分对参考时钟的循环数量进行计数以提供参考时钟循环计数，基于参考时钟循环计数和休眠时钟的频率来估算参考时钟的频率，以及从多个允许频率中选择与估算的参考时钟频率最为接近的频率。休眠时钟的预定部分可以包括休眠时钟的整数个循环或阶段。在各种实施例中，该方法还包括将多个允许频率编程到存储器中和/或向锁相环 (PLL)提供最为接近的频率，以及使用最为接近的频率将PLL锁定至参考时钟。
在备选的实施例中，休眠时钟可以是外部的或是内部的。在后者的情形中，该方法还可以包括对多个编码器输入进行解码以选择多个允许频率组中的一个允许频率组。每个允许频率组一般包括唯一的允许频率的子集，并且最为接近的频率一般选自所选择的允许频率组。
本公开的电路、架构、系统、方法、算法和软件有利地提供了如下机制，该机制用于可靠地确定参考时钟的频率，与此同时减少或消除用于这样做的复用管脚或其他输入管脚的专门使用。本方法因而可以降低IC和包括IC的印刷电路板的制造成本，以及减小印刷电路板空间。本发明的这些优势和其他优势将通过下面对各种实施例的具体描述而变得显而易见。
图1是显示了依据本公开各种实施例的具有编码器输入的集成电路(IC)的示意框图。
图2是显示了依据本公开的实施例的时钟发生器的示意框图。
图3是显示了依据本公开的实施例的参考时钟信号和休眠时钟信号的波形图。
图4A是显示了依据本公开的实施例的第一时钟校准器的框图。
图4B是显示了依据本公开的实施例的第二时钟校准器的框图。
图5是显示了依据本公开的实施例的频率选择器的框图/示意图。
图6A是显示了依据本公开的实施例的确定参考时钟频率的第一方法的流程图。
图6B是显示了依据本公开的实施例的确定参考时钟频率的第二方法的流程图。
具体实施例方式现在将给出对本公开的实施例的详细参考，本公开的例子在附图中示出。尽管本发明将结合各种实施例来描述，但是可以理解所描述的实施例并不旨在于限制本发明。相反，本公开旨在于涵盖可以包括在由所附权利要求限定的本公开的精神和范围内的备选方案、修改方案和等同方案。此外，在下面的详细描述中，阐述了众多具体细节从而提供对本公开的全面理解。然而，本发明可以在没有这些具体细节的情况下实践。在其他情形中，未详细描述众所周知的方法、过程、组件和电路，从而避免混淆本发明的各方面。
随后的详细描述的一些部分呈现为对计算机、处理器、控制器和/或存储器内数据比特、数据流或波形进行操作的处理、过程、逻辑块、功能块、进程和其他象征性表述的形式。数据处理领域的技术人员一般使用这些描述和表述来向该领域其他技术人员有效地传达他们工作的实质。本文中的处理、过程、逻辑块、功能、操作等一般被认为是导致产生希望和/或期望结果的步骤或指令的自相一致的序列。步骤一般包括物理量的实际运用。尽管非必须地，但是这些量通常采用电信号、磁信号、光信号或量子信号的形式，这些信号能够在计算机、数据处理系统或逻辑电路中被存储、传送、结合、比较以及以其他方式来运用。已证明，时常为了便利，主要是为了通用的原因，而将这些信号称为比特、波、波形、流、值、元素、符号、字符、项、数字等。
所有这些以及类似项都与合适的物理量相关联，并且只不过是应用至这些量的便利标签。除非另有具体说明和/或从后文可以明显得出，否则理解为在本申请全文中，使用诸如“处理”、“操作”、“计算”、“运算”、“确定”、“运用”、“变换”等的术语的讨论均是指计算机、数据处理系统、逻辑电路或类似处理设备(例如电、光或量子计算或处理设备)对表述为物理量(例如电学量)的数据进行的运用和变换的动作和处理。这些术语是指处理设备将系统或架构的组件(例如寄存器、存储器、其他类似信息存储、传输或显示设备等)内的物理量运用为或变换为在相同或不同的系统或架构的其他组件内类似地表示为物理量的其他数据的动作、操作和/或处理。
此外，为了方便和简单起见，术语“信号”和“波形”可以互换使用，然而这些术语也被给予它们领域内认知的含义。此外，为了方便和简单起见，术语“时钟”、“时间”、“速率”、“周期”和“频率”可以互换使用，以及“数据”、“数据流”和“信息”也可互换使用，一般而言，除非使用的环境明确表示其它意思，否则使用一种这类形式一般包括其他形式。术语 “节点”、“输入”、“输出”和“端口”可以互换使用，以及“连接到……”、“与……耦合”、“耦合到……”和“与……通信”(除非术语的使用环境明确表示其它意思，否则这些术语也可指所连接的元件、所耦合的元件和/或进行通信的元件之间的直接和/或间接的关系)也可互换使用。然而，这些术语还一般给予它们领域内认知的含义。
将在下文中参照实施例来更为详细地说明本公开的各个方面。
具体实施例考虑了对参考时钟频率的自动确定，从而可以初始化相关的锁相环 (PLL)以及/或者将相关的锁相环(PLL)锁定在参考时钟上。例如，可以使用具有已知频率和频率精确性或容差的单独的“休眠”时钟来估算参考时钟频率。取决于休眠时钟是在芯片或设备内部产生还是由外部提供给芯片或设备，各种实施例可以利用两种不同方法中任一种以用于基于频率估算的频率选择。一般而言，外部提供的休眠时钟具有一定精确性的频率，从而导致较为简单的参考时钟频率选择，而内部提供的休眠时钟一般不大精确，并且对于其频率的确定可以得益于更为复杂和/或精密的方案。在任一情形中，具体实施例都考虑了使用任一种休眠时钟来确定参考时钟频率。
图1示出了依据本公开实施例的具有编码器输入的集成电路(IC)的框图100。 例如，IC 102可以是片上系统(SOC)、专用集成电路(ASIC)、专用标准产品(ASSP)、处理器 (例如微处理器、图形处理器、视频处理器或数字信号处理器[DSP])、控制器(例如微控制器)、芯片组、网络接口芯片(例如收发器、物理层[PHY]芯片、媒体访问控制器[MAC]芯片)、PC外围接口芯片、存储介质接口芯片、无线通信芯片(例如RF芯片)或任何其他合适种类的IC。而且，编码器输入104可以包括外部管脚以便传递客户偏好(例如参考时钟频率)，在该外部管脚处至IC的输入连接被绑定为高电平或低电平以表示特定二进制状态。编码器输入还可以包括任何其他合适的编程机制(例如熔丝编程、金属层编程、EPROM 编程、电路板编程、寄存器编程、基于用户软件的接口编程等)。IC 102可以包括接收参考时钟并提供一个或更多个PLL时钟以供IC 102使用的时钟发生器电路110。尽管在图1 的具体例子中显示了参考时钟作为对IC 102的输入，但是这个时钟可以备选地例如通过使用压控振荡器(VCO)、晶体振荡器、RC振荡器或其他合适的振荡器而在芯片内产生。对于内部休眠时钟(未示出)可用的情形而言，一些(例如一个、两个、三个等)编码器输入 104(例如104-0和104-1)可以用于选择允许频率组，如下文更为详细讨论的那样。当编码器输入104包括外部管脚时，还可以使用IC 102上的相关电路系统106和管脚偏置电路系统108(例如包括接地的电阻器Rl)。例如，相关电路系统106可以包括上拉电阻器以提供在编码器输入104处的默认选择。可以使用其他类型的电路系统(例如逻辑电路、状态机等)来传递默认状态。此外，当编码器输入包括外部管脚时，编码器输入104可以是时分复用的，并在IC 102的通电阶段之后用作常规功能管脚(例如I/O管脚、控制信号管脚等)。
伺織胃__石角軸路_體倾 图2显示了依据本发明的实施例的时钟发生器110的框图。一般而言，时钟发生器 110包括PLL 202和初始化电路212。PLL 202可以接收参考时钟(例如由晶体振荡器[未示出]产生或在外部管脚或输入处接收的)，并且提供一个或更多个PLL时钟给IC 102。因为PLL 202可以具有有限的频率锁定范围，所以初始化电路212可以提供参考时钟的初始确定频率以辅助PLL 202锁定在参考时钟上。通过这种方式，可以有效地标定PLL 202从而试图锁定至合适的参考时钟频率。在一些情形中，初始频率可以不与参考时钟频率严格相同，而是如果初始频率和参考时钟频率的差值处于PLL 202的可锁定频率范围内，则PLL 202仍可以锁定至合适的参考时钟频率。
在具体实施例中，休眠时钟(例如连续的背景时钟和/或低功率模式时钟)可以用于估算参考时钟的频率。在一些实施例中也可以使用具有给定精确性、频率裕度或可变频率范围内的已知频率的任何其他时钟。该估算可以在选择用于向PLL 202提供的信号 210的参考时钟频率时使用。时钟校准器204可以接收参考时钟和休眠时钟，并且可以使用休眠时钟来估算参考时钟频率。例如，时钟校准器204可以针对给定休眠时钟周期或休眠时钟的其他合适部分来对参考时钟循环的数量进行计数，并使用该时钟计数来在信号208 处提供估算的参考时钟频率。因为休眠时钟具有已知的频率和已知或预定的精确性，所以这可以实现。例如，已知的休眠时钟频率可以由外部源提供或由存储在存储器216(例如 ROM或寄存器)中的信息提供。
再次参见图2，频率选择器206可以接收估算的频率208并从存储于存储器214中的预定频率中选择最为接近的频率来通过信号210发送给PLL 202。例如，这些预定频率 (或允许频率)可以包括例如约12MHz、约13MHz、约19. 2MHz、约20MHz、约24MHz、约^MHz、 约38. 4MHz、约40MHz、约44MHz和约52MHz的频率。IC 102可以针对不同客户和/或应用而支持这些各种频率。对于外部提供的休眠时钟而言，不需要考虑允许频率的特定分组用于选择最为接近的频率。而是，可以使用一个或更多个比较器来从允许频率中选择与估算的参考时钟频率最为接近的频率。
频率选择器206可以包括存储器214 (例如只读存储器[ROM])，而存储于ROM上的固件或其他信息可以配置成在具体实施例中辅助或实施频率确定。在一种备选的方法中，可以在ROM中包括用于应用编程接口(API)的驱动器以让用户通过主机接口提供明确的参考时钟频率信息。此外，可以下载固件(例如硬件和/或软件)或来自主机芯片的其他信息以支持用于各种参考时钟频率的多种构建版本和/或客户版本。在另一备选方法中，可以利用位于芯片内或芯片外的电可擦除ROM来存储参考时钟频率，参考时钟频率随后可以被访问并传送至芯片内ROM。
可以由外部提供如图2中所示的休眠时钟给IC 102，和/或可以由IC 102内部产生如图2中所示的休眠时钟。具体实施例可以使用内部提供的休眠时钟作为当未检测到外部提供的休眠时钟时的默认休眠时钟。外部提供的休眠时钟相比于内部提供的休眠时钟一般提供改进的频率精确性，但是具体实施例还可以适应内部提供的休眠时钟的变化。例如， 外部休眠时钟通常对于移动电话系统可用。然而，打印机和相机系统可能不具有容易获取的外部休眠时钟，所以可以使内部提供的休眠时钟对于这些系统可用。
以这种方式，本发明的实施例可以使用休眠时钟自动地确定参考时钟频率。这可以实现，无论休眠时钟是内部还是外部提供给SOC的。这种方法相比于常规方法(诸如使用四个或更多个复用管脚的那些方法)可以导致更低的成本、更小的板尺寸和增加的PLL 初始化可靠性。
图3显示了参考时钟信号和休眠时钟信号的波形图。例如，参考时钟(例如波形 302)可以具有从约IMHz至约100MHz (例如从IOMHz至约55MHz)的频率范围，而休眠时钟 (例如波形304)可以具有从约IkHz至约IOOkHz (例如25kHz至40kHz，并且在一种实现中是约32kHz)的频率范围。因而，相对于休眠时钟波形304，参考时钟波形302可以具有图 3中所示的约1/10至1/1000(例如约1/100)的实际周期或循环。如果提供了外部休眠时钟，则频率精确性可以彡1% (例如小于IOOOppm
)。在一种实现中，外部休眠时钟的预定的精确性是约士200ppm或约士0. 02%。然而，内部休眠时钟的频率精确性可以达到 25% (例如约士 15%或士20% )。然而，具体实施例可以适应任何频率、频率的关系(例如休眠时钟具有高于参考时钟的频率)以及/或者休眠时钟和/或参考时钟的精确性。
图4A显示了依据本公开的各种实施例的第一时钟校准器的示意性框图204。在这个例子中，可以提供外部休眠时钟，并且时钟计数器402接收参考时钟302和休眠时钟304 二者。时钟计数器402配置成针对休眠时钟304的给定部分(例如休眠时钟循环的周期、阶段和数量等)对参考时钟302的循环数量进行计数，从而提供参考时钟循环计数406。时钟计数器402可以配置成基于所使用的特定休眠时钟部分来计数。例如，如果使用休眠时钟 304的阶段作为休眠时钟部分，则可以将计数器402实现为对当例如休眠时钟304为高时的参考时钟302的循环进行计数。可以使用任何其他合适的时钟布置和/或操作来相对于休眠时钟的已知时钟循环时间对参考时钟循环的数量进行计数。频率估算器404可以接收参考时钟循环计数406并且从参考时钟循环计数406以及休眠时钟304的已知频率(例如 32kHz)来提供估算的频率208。可以从外部源或根据存储在IC 102上的存储器416 (例如 ROM或寄存器)中的信息向频率估算器404提供已知的休眠时钟频率。以这种方式，可以在信号208处提供自动参考时钟频率估算。现参考图2，估算的参考时钟频率信号208继而可以被发送至频率选择器206，频率选择器206可以包括用于存储允许频率的存储器214(如本文中所述)。
图4B显示了依据本公开的实施例的第二时钟校准器的框图204’。具体而言，可以使用一个或更多个编码器输入(例如输入104-0和104-1)来将可允许的或预定的参考时钟频率的列表分割成多个组(例如4个组)。因而，编码器输入104-0和104-1可以由解码器408解码，从而使得频率组选择信号410指示对允许的参考时钟频率的组的选择(例如从4个可能的组中选择1组)。允许的参考时钟频率可以被分组为所有可能的允许频率的子集，在子集中，各组中各允许频率之间的频差(或频率差异)明显大于休眠时钟的预定的精确性。例如，给定组中各频率可以与组中其他频率相差休眠时钟预定精确性的两倍或更多倍。例如，如果休眠时钟的预定精确性是15%，则组中给定频率可以相比组中下一较低频率高出至少30%，并且相比组中下一较高频率低出至少30%。在各组中的这种频率差异提供对参考时钟频率估算的足够容差，这是因为估算的精确性是基于休眠时钟的精确性的。然而，当两个频率相差小于(或略高于，例如在休眠时钟的预定精确性的一倍和两倍之间)休眠时钟的预定精确性时，将这两个不同的允许频率放进不同的组是有用的。例如，这种频率分组可以如下面的表1所示，其中频率差异表示为频率估算容差。
表 1
权利要求
1.一种用于检测参考时钟的频率的电路，所述电路包括时钟计数器，配置成关于休眠时钟的预定部分对所述参考时钟的循环数量进行计数从而提供参考时钟循环计数；频率估算器，配置成基于所述参考时钟循环计数来对所述参考时钟的频率进行估算；以及频率选择器，配置成从多个允许频率中选择与估算的参考时钟频率最为接近的频率。
2.根据权利要求1的电路，其中所述频率选择器包括存储器，所述存储器配置成存储所述多个允许频率。
3.根据权利要求2的电路，其中所述频率选择器还包括比较器，所述比较器配置成将所述最为接近的频率与至少所述多个允许频率的子集进行比较。
4.根据权利要求1的电路，其中所述休眠时钟是外部休眠时钟，并且所述电路还包括输入，所述输入配置成将所述外部休眠时钟提供给所述电路。
5.根据权利要求4的电路，其中所述休眠时钟具有不大于约的预定精确性。
6.根据权利要求1的电路，其中所述休眠时钟是内部休眠时钟，并且所述电路还包括输入，所述输入配置成将所述内部休眠时钟提供给所述电路。
7.根据权利要求6的电路，还包括解码器，所述解码器配置成对多个编码器输入进行解码，所述解码器配置成基于所述编码器输入的状态或值来选择多个允许频率组中的一个允许频率组，其中每个允许频率组包括所述多个允许频率的子集。
8.根据权利要求7的电路，其中所述多个编码器输入对至少四个允许频率组进行编码，并且每个所述允许频率组包括至少两个允许频率。
9.根据权利要求7的电路，其中所述频率选择器配置成从所选择的允许频率组中选择与所述估算的参考时钟频率最为接近的频率。
10.根据权利要求7的电路，其中所述休眠时钟的预定精确性不大于约25%。
11.根据权利要求1的电路，还包括锁相环(PLL)，所述锁相环配置成使用所述最为接近的频率作为初始频率来锁定至所述参考频率上。
12.一种确定参考时钟的频率的方法，所述方法包括关于休眠时钟的预定部分对所述参考时钟的循环数量进行计数，从而提供参考时钟循环计数；基于所述参考时钟循环计数和所述休眠时钟的频率来对所述参考时钟的频率进行估算；以及从多个允许频率中选择与估算的参考时钟频率最为接近的频率。
13.根据权利要求12的方法，还包括向锁相环(PLL)提供所述最为接近的频率，并使用所述最为接近的频率来将所述锁相环锁定至所述参考时钟。
14.根据权利要求12的方法，其中所述休眠时钟的预定部分包括所述休眠时钟的整数个循环或阶段。
15.根据权利要求12的方法，还包括将所述多个允许频率编程入存储器中。
16.根据权利要求12的方法，其中所述休眠时钟是外部的，并且所述休眠时钟的预定精确性不大于约1%。
17.根据权利要求12的方法，其中所述休眠时钟是内部的，并且所述方法还包括将多个编码器输入进行解码以选择多个允许频率组中的一个允许频率组，其中每个允许频率组包括所述多个允许频率的子集。
18.根据权利要求17的方法，其中所述最为接近的频率选自所选择的允许频率组。
19.根据权利要求17的方法，其中所述多个编码器输入对至少四个允许频率组进行编码。
20.根据权利要求17的方法，其中所述休眠时钟的预定精确性不大于约25%。
全文摘要
公开了用于确定参考时钟频率的装置、方法、系统、算法和电路。在一个实施例中，用于检测参考时钟频率的电路可以包括时钟计数器、频率估算器和频率选择器，时钟计数器配置成关于休眠时钟的预定部分对参考时钟的循环数量进行计数从而提供参考时钟循环计数，其中所述休眠时钟具有已知频率和预定的精确性；频率估算器配置成根据参考时钟循环计数和休眠时钟的已知频率来估算参考时钟频率；频率选择器配置成从多个允许频率中选择与估算的时钟频率最为接近的频率。
文档编号H03L7/06GK102187578SQ200980141141
公开日2011年9月14日 申请日期2009年10月14日 优先权日2008年10月17日
发明者K·尤恩, H·瑞内 申请人:马维尔国际贸易有限公司