技术编号:7517151
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及数字通讯领域,尤其涉及FEC(前向纠错)技术的集成电路芯片设计,具体地说,涉及一种可减小FEC纠错编码芯片设计面积的误码图案生成电路及使用该电路的译码电路。RS(255,239)是G.975规定的标准FEC纠错编码方式。附图说明图1是RS(255,239)纠错编码芯片设计框图。如图所示,纠错编码芯片包括编码模块1、伴随式计算模块2、迭代运算模块3、求误码位置模块4、误码图案生成模块5、FIFO(先入先出)缓冲器6和运算器7;待编码输入编码模块1,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。