技术编号:7521067
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及锁相环(PLL)电路、半导体集成电路、电子设备和锁相环电路的控制方法,更具体地,涉及锁相环电路中控制响应的改进。背景技术锁相环电路(其也可称为锁相电路)可集成到电子设备中。普通的锁相环电路与外部基准时钟信号同步地生成期望的振荡频率的内部时钟信号。确切地,外部基准时钟信号和内部生成的比较时钟信号的相位和频率通过相位频率比较器相互比较。对应于比较结果的相位差信号供给环路滤波器部分,以提取相位差信号的低频分量并将该低频分量设为振荡控制信号。环路滤波器部...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。