技术编号:7521330
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请涉及分数-N型锁相环,以及更具体地涉及克服这种锁相环(PLL)的缺点。 背景技术宽带分数-N型锁相环在各种领域中存在增多的需求,尤其是在无线通信领域中。 PLL的较大带宽有助于抑制VCO的固有噪声,并在频率切换期间提供较快的建立时间。不像整数-N型锁相环,由于不断变化的分频比,反馈分频器输出时钟(fbclk)在分数-N型锁相环中定期超前参考时钟(refclk)以及使得参考时钟滞后。这种变化对于将平均VCO时钟维持在包含分数的参考时钟频率比值下是必要的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。