用于在分数-n型锁相环中量化降噪的方法和设备的制作方法

专利名称：用于在分数-n型锁相环中量化降噪的方法和设备的制作方法
技术领域：
本申请涉及分数-N型锁相环，以及更具体地涉及克服这种锁相环(PLL)的缺点。
背景技术：
宽带分数-N型锁相环在各种领域中存在增多的需求，尤其是在无线通信领域中。 PLL的较大带宽有助于抑制VCO的固有噪声，并在频率切换期间提供较快的建立时间。不像整数-N型锁相环，由于不断变化的分频比，反馈分频器输出时钟(fbclk)在分数-N型锁相环中定期超前参考时钟(refclk)以及使得参考时钟滞后。这种变化对于将平均VCO时钟维持在包含分数的参考时钟频率比值下是必要的。这种反馈时钟相位的量化噪声是通过相位频率检测器(PFD)和电荷泵(CP)注入的，并很容易成为系统的主要噪声源。同时，主要是由于上下电流源之间的大小不匹配，电荷泵显现非线性。高频量化噪声通过将非线性向下调制到PLL的通带内而破坏输出时钟。参照图1，示出一典型的用于驱动PLL电荷泵的三态PFD。在锁定稳态运行的过程中，参考时钟(refclk)的上升沿触发向上输出脉冲以及反馈分频器输出时钟(fbclk)的上升沿触发下输出脉冲。在两个脉冲上升之后存在短暂延迟，进行PFD复位，且两个脉冲同时清除(图1 (b))。由电荷泵传输到环路滤波器的总电荷Q为当反馈分频器输出时钟(fbclk)超前时，Q = Iup · td-Idn · t-Idn · td，以及反馈分频器输出时钟(fbclk)滞后时，Q = Iup · ("t)+Iup · td-Idn · td在此t是fbclk导向参考时钟(refclk)的时间，td是在PFD中的复位延迟，以及 Iup和Idn是向上和向下的电流源的值。如果Iup^ Idn时，Q相对于t是非线性的，导致反馈分频器输出时钟(fbclk)相位中的高频量化噪声，混淆在PLL带宽内。如上所述的另一误差来源是量化噪声，其原因在于由于不断变化的分频比，反馈分频器输出时钟(fbclk)在分数-N型锁相环中定期导向参考时钟(refclk)以及使得参考时钟滞后。减少量化噪声的常见方法是添加专用的电流源来实现取消数模转换器(DAC)， 其传输了几乎与量化噪声对等的电荷。图IC中示出减少量化噪声的典型分数-N型锁相环。Δ- Σ调制器(DSM) 150不仅决定了适于多模分频器152的即时反馈分频比，而且对于用于取消数模转换器(DAC) 156的数字控制电路巧4而言，还提供了反馈分频器输出时钟 (fbclk)相对于参考时钟(refclk)的相位差。该DAC 156是典型的单独电流源储存所， 每一个可打开且持续大致与电荷泵(CP)电流脉冲对准的短暂时间。该DAC受到第二个 Δ-Σ (Delta-Sigma)调制器(DAC DSM) IM的控制，该调制器(DAC DSM)比4将其自身的量化噪音调制到PLL通带之外。对应增加电路元件的不利因素包括热和I/f噪声，开关电荷注入，由于元件不匹配导致的电荷误差，设备电流和电源电流泄漏。虽然总平均电流为零， 但是不同的电流脉冲具有不同的幅度，持续时间和，导致高频率的残余噪音。因此，希望对PLL中的噪声、电荷注入、不匹配误差以及电流泄漏的控制进行改进。

发明内容
因此，本发明实施例提供了一种量化噪声降低的方法，其包括根据来自相位频率检测器的第一脉冲信号从第一电流源供应第一电流，该第一电流具有第一极性。根据固定宽度的第二脉冲信号、第一预定值和第二可变值，第二电流源供应具有第二极性的第二电流。第二可变值对应于第一反馈时钟信号和反馈时钟信号的所需位置之间的相位差。在另一实施例中提供了包括相位频率检测器的设备。第一电流源响应于来自相位频率检测器的第一脉冲信号供应第一电荷量，以及第二电流源根据固定值和可变值供应第二电荷量。可变值对应于第一反馈时钟信号和假定的反馈时钟信号之间的相位差。第一和第二电荷量极性相反。在另一实施例中提供包括相位频率检测器的设备。第一电流源响应于来自相位频率检测器的第一脉冲信号供应第一极性的第一电流。第二电流源响应于固定宽度的第二脉冲信号以及根据与可变值结合的固定值供应第二极性的第二电流。选择可变值，以减少与反馈分频器电路相关的量化误差。固定宽度的第二脉冲信号决定第二电流被供应多长时间 (该电流脉冲宽度)，以及固定值和可变值决定第二电流的幅度大小。


通过参照附图对于本领域的那些技术人员而言可以更好地理解本发明以及明了其众多的目的，特点和优势。图IA示出用于驱动PLL中电荷泵的典型PFD ；图IB示出与图IA所示PFD相关联的时序图；图IC示出利用专用除噪DAC的量化降噪技术图2示出根据本发明实施例的线性化PFD ；图3示出与图2的线性化PFD相关联的时序图；图4示出与非门实现图2中所示的线性化PFD ；图5A示出反馈分频器输出时钟(fbclk)超前于参考时钟(refclk)时用假想的 RVCO计时；图5B示出参考时钟(refclk)超前于反馈分频器输出时钟(fbclk)时用假想的 RVCO计时；图5C示出RVCO时钟周期为Τνα)/4时的实例；图6示出根据本发明实施例的电荷泵线性化和量化噪声降低的示例性分数-N型 PLL 600 ；图7示出根据本发明实施例的电荷泵控制逻辑的实施例；图8示出可在一个实施例中使用的自我纠正机制；图9示出形状相同的进行系统偏斜的一对向上和向下的电流脉冲；图10示出根据本发明实施例的脉冲宽度不变的PFD。在不同附图中使用相同的参考符号表示类似或相同的物件。
具体实施例方式参照图2，示出根据本发明实施例的线性化PFD，其提供电荷泵线性化以致力于
6解决不匹配的非线性问题。假定上下脉冲的上升沿是由参考时钟(refclk)和反馈时钟 (fbclk)触发，通过使向下脉冲具有固定宽度的TP，可使得电荷Q线性化。使得向下脉冲足够宽，以便容纳fbclk上的量化噪声，这样在向下脉冲下降之前向上脉冲总是上升的(存在下文所述的一些例外)。此外，在PFD的线性化过程中，当向下脉冲由于该fbclk下降而下降时，使得向上脉冲下降。应该注意，反馈时钟(fbclk)应该为恒定宽度的脉冲，而不是一个50%占空比的时钟。该fbclk脉冲可在反馈时钟分频器中产生以及用VCO时钟重新定时，其中脉冲％通常是两到四个VCO时钟周期的时长。在一个实施例中，利用反馈分频器内的小状态机在反馈时钟分频器内产生fbclk脉冲，在fbclk前沿之后反馈时钟分频器使得 fbclk的后沿(下降沿)产生固定数量的VCO时钟周期。fbclk脉冲的前沿和后沿用VCO 时钟重新定时。在其它实施例中，小状态机被移入到线性化的PFD内，且在PFD中用VCO时钟重新定时。备选的，在分频器或PFD中可一次产生fbclk(脉冲)。为了使得线性化PFD在频率采集过程中以相同于传统PFD的方式进行作用， fbclk(脉冲)不应该保持于高态下。当向下脉冲下降时向上脉冲下降，也就是，当节点201 上的fbclk脉冲下降时，假定在fbclk脉冲下降之前refclk已经被接收到且向上脉冲进行上升，与门203输出使得D触发器(双稳态多谐振荡器)复位。图4中示出与非门实现线性化PFD，其中所有输入和输出都是反向的感测。图3示出如图2中所示实施例的fbclk超前还是滞后于refclk时的向上和向下 CP电流脉冲的时序图。在两种情况下，电荷Q = Iup · (-t)+Iup · t.-U · td。由于、对Q 的贡献是不变的，不匹配的非线性被消除。例如在在PLL频率采集的过程中，当refclk滞后fbclk的滞后量大于tp时，在向上脉冲上升之后的时间td下，向下脉冲应该扩展到与向上脉冲一起下降。这样，与门205通过确保触发器207不复位来确保向下脉冲不延长。在这种情况下，改变后的PFD的行为就像图IA所示的三态PFD。量化降噪将具有固定宽度的向下电流脉冲的电荷泵线性化以及使得向上脉冲随着向下脉冲下降，根据实施例的量化降噪技术将向下电流本身用作取消DAC。来自DSM的分数-N型分频的量化噪声与VCO时钟周期(Tvro)成正比。假定“量化降噪VCO” (RVCO)以四倍于VCO频率的频率运行，并且相位与VCO对准。如果是RVCO时钟沿而不是VCO时钟沿用于生成fbclk和向下脉冲上升沿，这将成四倍地更接近向上脉冲的上升沿。如果使用类似于DSM的“量化降噪Δ- Σ调制器”(RDSM)与另一个时钟分频器来从RVCO产生fbclk，量化噪声减少四倍。该时钟分频器的分频比为原始时钟分频器的大约四倍。同时，基于VCO的时钟沿，向下脉冲的下降沿应该保持在以前的位置。这在图5A和 5B中示出。沿A和C是原始向下脉冲的上升沿和下降沿的位置，两者都与VCO的时钟沿对准。基于RDSM，沿B和C是向下脉冲的上升沿和下降沿的位置。沿B与RVCO时钟沿对准， 但不必要是VCO的时钟沿。在图5A中，fbclk超前于refclk，如果反馈时钟沿从A移动到 B，阴影区域501代表量化噪声减少。在图5B中，refclk超前于fbclk，假设由阴影区域503 所代表的电荷供应给电荷泵，阴影区域503代表获得的量化噪声减少。考虑tp = 4 -Tvco以及RVCO时钟周期为Τνω/4的实例。请记住，tp代表恒定宽度的向下脉冲。参考图5C，假定DSM(控制反馈分频器)选择适于向下脉冲上升沿的VCO时钟沿 A，而RDSM选择适于向下脉冲上升沿的RVCO时钟沿B，则在A之前，B是(3/4) Tvcoo在两种情况下，向下脉冲的下降沿是C，在该处RVCO和VCO时钟边沿重叠。在A之后，C是4-Tvcoo 也就是，RDSM需要一个向下的电流脉冲，其幅度为Idn以及在宽度上(3/4)Τνω+4 · Tvco = (19/16) ·4Τνα)。在实际中，RVCO和相关的时钟沿不存在。然而，基于VCO时钟和DSM，而不需要RVC0，同样的电荷可通过向下的电流脉冲注入，该脉冲的幅度为(19/16) · Idn以及在宽度上为4 · Tvcoo代替幅度为Idn的单一电流源，CP向下电流以每个(1/16) · Idn的32个电流源单位实现，以及在这种情况下，其中19个启动。由于基于量化噪音消除方案通常利用电流DAC，所需的脉冲宽度调制由可行的脉冲幅度调制替代。在这里，每个电流源单位启动将Τνω/4添加到有效的向下脉冲宽度，并且相应于对应于零至STvro的有效脉冲宽度启动零至32个之间的电流源单位。经过一段时间取平均，DSM和RDSM会选择与向上脉冲上升沿对准的一个向下脉冲上升沿的位置。因此， 平均有16个电流源单位启动以便提供平均等于由向上脉冲传输的电荷。相对于完全消除量化噪声，量化降噪技术的目标是来抑制噪声，因此其明显低于系统的其余部分的噪声。系统的执行图6中示出根据本发明实施例的电荷泵线性化和量化噪声降低的示例性分数-N 型PLL 600。反馈多模控制时钟分频器601像往常一样受到DSM 603的控制，除了它的输出是固定数目η的VCO时钟周期的短脉冲。请注意，对于η值，越小越好，但η ·Τνω应该足够长，以适应具有极限的峰一峰DSM量化噪声的一半。该fbclk和refclk通过线性化PFD 609来驱动CP 605和607。为了将DSM的量化噪声减少r位或6r分贝，与向上电流源605 相比，向下电流源607加倍，并且分流成2η · 2r的相等单位，其中η · 2r取平均使用。在示例性的实施例中，电流源605供应160 μ A以及电流源607作为三十二个10 μ A的电流源单位执行，其中η = 4和r = 2。每个单元对应一个的相位增量。假定RVCO运行的比 VCO快Z倍，那么相关时钟分频器的分频比约大Z倍。在示例性的实施例中，PLL 600是具有双通路环路滤波器的II型分数-N型PLL， 其中整合通路的电荷泵电流从那些直接通路按比例下降，但是它们却受到来自同一 PFD的同样的向上和向下脉冲的控制。由于整合通路对于量化噪声具有低增益，降噪技术可仅仅应用于直接通路而已。图6中所示的PLL是示例性的，以及降噪可被应用到其他类型的PLL， 包括具有不同环路滤波器和不同数量的向下电流源的那些PLL。分数分频比是I+F，其中I是i位的整数部分，以及F是f位小数部分。小数部分 F提供给RDSM 611。电荷泵控制逻辑615供给2η 的控制信号608以便在电荷泵的电荷泵向下电流部分607中控制2η · 2r的电流单位。在所示的实施例中，电荷泵控制逻辑615 使用加权平均动态元件匹配(DWA DEM)来执行，以抑制由幅度变化在2η · 2r的向下电流源单位之间产生的噪声。根据具体执行的要求，其他实施例可利用任何其他适当的不匹配形式的动态元件匹配算法。在图7中示出概念性的电荷泵控制逻辑。DSM 603将F调节成一个时变的整数， 并将其添加到I。该总和是时钟分频比。在RDSM 611中，分数F在701中左移r位以便产生F最低有效位的(f_r)，其由RDSM调制成另一种时变整数，并增加了加法器715中的F的最高位的r。然后如果该总和添加到I · 基于假定的RVCO时钟，其结果将是一个时钟分频器的分频比，该RVCO时钟在图5A和5B中的B处产生了向下电流脉冲的上升沿。相反， 该总和利用DSM输出来计算所需的超过fbclk的RVCO时钟沿的相位超前，用Δ φ表示，以Tva/f为单位。加法器715的输出减去加法器719中的调制后F的左移输出。将该差值在积分器721中集成以便提供相位超前△ Φ。一个时钟沿的相位是其发生时的时间，以 Tvro/^为单位。返回参照图5A，5B和5C，Δ φ可看作为沿B超过沿A的超前相位。如果 Δ Φ是正值，则意味着RVCO沿(B)在fbclk沿(A)之前到来(时间比fbclk沿(A)早)。 用φEIO1表示的所需RVCO时钟沿的相位阶段通过从用C^dsm表示的fbclk相位减去△ Φ取得。Δ Φ+η· Z是为了当前fbclk循环而启动的向下电流源单位数目，其中经过一段时间取平均Δ φ为零。返回参照图2和图3，固定宽度dn脉冲决定向下电流供应多久(该电流脉冲宽度)，以及固定值(n -2r)和可变值△ Φ确定dn电流的幅度大小。因此，例如，假设 n = 4*r = 2，当Δφ = O时，16个电流源(η·〗？启动。参考图5B，如果Δ φ为正值， 则需要额外电荷，以减少量化误差以及选择电流源超过16个电流源元件。如果△ Φ是负值，如图5Α所示，选择少于16个电流源元件。在示范性的实施例中，DSM和RDSM都是三阶调制器。在实际的实施例中，没有必要如图7所示那样计算(^ ^或ΦΚΜ。只有需要计算实际反馈时钟和假定反馈时钟之间的相位差△ Φ。请注意，虽然一个特定实施例可以利用 32个同等大小的电流源元件，但是其他实施例可使用不同大小的加权电流源元件和/或不同数量的电流源元件，以提供向下脉冲电荷。参照图8，示出是一种自我纠正监测器801，其对启动处于活性的的电流源元件数目进行平均。如果平均值与电流源元件的预定数目不同，例如，16个，那么将信号提供给加法器803以便调节供给到积分器721的值，其继而调整Δ φ以便使得平均值回归为零。以该方式，可能发生的任何错误可以得到纠正。图7还示出，通过两个具有相同幅度但符号相反的增益的通路，DSM的量化噪声对 Φ Edsm有所贡献。第一通路从DSM 603中的调制器1(调制器1)7 通过时钟分频器601输出。第二通路从调制器1 (调制器1) 723通过左偏移器722以及积分器721输出。如果没有模拟的不匹配，那么将该量化噪声从ΦΚΙ Μ中消除。脉冲宽度不变化的PFD与量化噪声减少有关的剩余误差来自以下几个来源。(1)在向下电流源单元形式的除噪DAC具有其自身的量化噪声，其与RVCO周期成正比。(2)向上和向下电流源之间的幅度不匹配导致DSM量化噪声的不完全消除。(3)向下脉冲的宽度可偏离于η ·Τνω，导致传输电荷中的误差。在低频率下，这等同于向下电流与向上电流的幅度不匹配。向下脉冲的上升和下降时间之间的任何不匹配等同于向下脉冲的宽度偏差，并且包括在此。(4)在向下电流源单位之间的不匹配造成误差，虽然该误差通过动态元件匹配从PLL带宽中调制出去。( 由于脉冲宽度对抗于脉冲幅度调制，在高频率下向上和向下电流脉冲的形状不匹配显现成不完全消除。(6)由于PFD和CP电路中的不同通路延迟，即使可忽略形状不匹配时，向上和向下电流脉冲可在相位上被系统偏斜。第二误差是等于远时DSM噪声乘以相对的不匹配，并具有整形为原始量化噪声的相同频谱。通过相对于向下电流源来修整向上电流源可减少第二和第三误差。如图9所示， 对于相同形状的具有幅度士 I。p和系统偏斜量τ的一对向上和向下电流脉冲而言，傅立叶变换的幅度为
权利要求
1.一种用于降低量化噪声的方法，其包括根据来自相位频率检测器的第一脉冲信号从第一电流源供应第一电流，该第一电流具有第一极性；以及根据固定宽度的第二脉冲信号、预定的第一值和可变的第二值，从第二电流源供应具有第二极性的第二电流，可变的第二值对应于第一反馈时钟信号和反馈时钟信号的所需位置之间的相位差。
2.根据权利要求1所述的方法，进一步包括根据所述相位差和所述预定的第一值来启动形成第二电流源的电流源元件的单独一个。
3.根据权利要求2所述的方法，进一步包括确定随着时间启动的电流源元件的数目的平均值，以及如果平均值不是电流源元件的预定数目，则调节启动的电流源元件的数目到预定数目。
4.根据权利要求2所述的方法，其中所述第一预定值对应于等于且与来自所述第一电流源的第一电流且与其相反的电流。
5.根据权利要求1所述的方法，进一步包括调制数目的分数部分F，该数目包括整数部分I和分数部分F，分数部分具有(f)个位， 以便产生第一时变整数，该数目用于控制反馈分频器；使得分数部分F左移整数(r)位以及将F的最低有效位的(f-r)调制成第二时变整数， 并且将第二时变整数加到分数部分F的最高位(r)以便产生第一总和。
6.根据权利要求5所述的方法，进一步包括在所述经调制的分数部分F左移r位后，经调制的分数部分F减去第一总和，以便产生差值；集成该差值以便产生对应于所述可变的第二值的相位差。
7.根据权利要求5所述的方法，其中所述反馈时钟信号的所需位置基于假定的反馈时钟信号，以及假定的反馈时钟信号基于假定的振荡器输出信号，该振荡器输出信号比用于产生第一反馈时钟信号的实际振荡器输出信号的频率快 倍，并且其与实际振荡器输出信号相位对准。
8.根据权利要求1所述的方法，其中所述第一电流源是向上电流源，以及所述第二电流源是向下电流源。
9.根据权利要求1所述的方法，进一步包括在所述第一和第二电流源中进行电荷泵和量化降噪的双重功能。
10.一种设备，其包括 相位频率检测器；第一电流源，其响应于来自相位频率检测器的第一脉冲信号供应第一极性的第一电流；第二电流源，其响应于固定宽度的第二脉冲信号以及根据与可变值结合的固定值供应第二极性的第二电流，选择可变值，以减少与反馈分频器电路相关的量化误差。
11.根据权利要求10所述的设备，其中第二电流源包括独立可控的单位电流源，以及独立可控的单位电流源的固定数目对应于固定值，以及固定数目根据可变值来调整以便使得独立可控的单元电流源的数目可用从而提供第二电流。
12.根据权利要求11所述的设备，其中平均固定数目的电流源启动。
13.根据权利要求10所述的设备，进一步包括误差纠正电路，其耦合以便对启动的电流源元件的数目取平均以及调整启动的电流源元件的数目，使得平均值为电流源元件的固定数目。
14.根据权利要求10所述的设备，进一步包括锁相环，其包括相位频率检测器、第一和第二电流源、耦合到第一和第二电流源的环路过滤器、以及可控振荡器，该可控振荡器耦合到环路过滤器以及根据由第一和第二电流分别供应的第一和第二电荷量的差异进行调节。
15.根据权利要求10所述的设备，其中所述可变值对应于所述反馈时钟信号和假定的反馈时钟信号之间的相位差。
16.根据权利要求15所述的设备，进一步包括 反馈分频器电路；第一电路，用于调制包括整数部分I和分数部分F的数目的具有(f)位的分数部分F， 以便产生第一时变整数，该数目用于控制反馈分频器电路； 移相电路，用于使得分数部分F左移整数(r)位； 第二电路，用于将F的最低有效位的(f-r)调制成第二时变整数；以及加法器电路，以便将第二时变整数加到分数部分F的最高位(r)以便产生第一总和。
17.根据权利要求16所述的设备，进一步包括差分电路，用于在经调制的分数部分F左移r位后从经调制的分数部分F减去第一总和，以便产生差值；积分器，用于集成该差值以便产生对应于可变值的相位差。
18.根据权利要求16所述的设备，其中所述第一和第二电路分别包括第一和第二 Δ - Σ调制器。
19.根据权利要求10所述的设备，其中所述第一电流源是向上电流源，以及所述第二电流源是向下电流源。
20.根据权利要求10所述的设备，其中所述固定宽度的第二脉冲信号确定所述第二电流供应多长时间，以及所述固定值和所述可变值确定第二电流的幅度。
21.一种方法，包括在相位频率检测器的第一输入接收具有固定脉冲宽度的反馈信号； 响应于反馈信号的查验，查验指示第一电荷量的第一脉冲信号； 在相位频率检测器的第二输入接收参考时钟信号； 响应于参考时钟信号的查验，查验指示第二电荷量的第二脉冲信号； 响应于反查验反馈信号的反馈信号的沿，反查验第一和第二脉冲信号。
22.根据权利要求21所述的方法，还包括当所述参考时钟信号滞后于所述反馈信号多于所述固定脉冲宽度时，延长所述第一脉冲信号，从而使第一脉冲信号与所述第二脉冲信号在第二脉冲信号上升后的一个固定延迟之后一起下降。
23.根据权利要求21所述的方法，其中所述第一脉冲信号是用于电荷泵，并对应于控制振荡器输出信号的频率降低，而其中所述第二脉冲信号是用于该电荷泵，并对应于控制振荡器输出信号的频率升高。
24.根据权利要求21所述的方法，还包括根据所述第一脉冲信号的上升和下降沿的触发条件，分别均等地延迟第一脉冲信号的上升和下降沿；根据公共触发条件，为第一脉冲信号和第二脉冲信号的反查验提供均等的电路延迟。
25.根据权利要求21所述的方法，还包括将所述第二脉冲信号锁定于所述反馈脉冲以提供量化噪音降低准备指示信号；根据量化噪音降低准备指示信号的值启用量化噪音降低。
26.一种装置，包括相位频率检测器，其包括耦合以接收固定脉冲宽度反馈信号，并根据该固定脉冲宽度反馈信号提供具有固定脉冲宽度的第一脉冲信号的第一电路；第一脉冲信号的第一沿由固定脉冲宽度反馈信号的第一沿决定，第一脉冲信号的第二沿由复位信号决定；耦合以接收参考时钟信号，并提供第二脉冲信号的第二电路；第二脉冲信号的第一沿由参考时钟信号的第一沿决定，第二脉冲信号的第二沿由复位信号决定；响应于固定脉冲宽度反馈信号以生成复位信号的复位电路。
27.根据权利要求沈所述的装置，包括其中用于响应于所述固定脉冲宽度反馈信号的第一沿而生成所述第一脉冲信号的第一沿的门延迟，等于用于响应于所述固定脉冲宽度反馈信号的第二沿而生成所述第一脉冲信号的第二沿的门延迟；其中用于响应于触发条件而生成所述第一脉冲信号的第二沿的门延迟，等于用于响应于触发条件而生成所述第二脉冲信号的第二沿的门延迟，其中所述触发条件是所述固定脉冲宽度反馈信号的第二沿。
28.根据权利要求沈所述的装置，其中当所述参考时钟信号滞后于所述反馈信号多于所述固定脉冲宽度时，所述复位电路可操作以通过延迟复位信号的查验来延长所述第一脉冲信号，从而使第一脉冲信号与所述第二脉冲信号在第二脉冲信号上升后的一个固定延迟之后一起下降。
29.根据权利要求沈所述的装置，还包括耦合以接收所述第二脉冲信号和所述反馈时钟信号，并使用反馈时钟信号将第二脉冲信号锁定，以及提供作为量化噪音降低准备指示器的指示的电路。
30.根据权利要求沈所述的装置，还包括具有相位频率检测器、电荷泵、环路滤波器、 控制的振荡器以及反馈分频器的锁相环。
全文摘要
本申请公开了一种用于在分数-N型锁相环中量化降噪的方法和设备，其中第一电流源响应于来自相位频率检测器的第一脉冲信号供应第一电荷量，以及第二电流源根据固定值和可变值供应第二电荷量。可变值对应于第一反馈时钟信号和假定的具有量化降噪的反馈时钟信号之间的相位差。第一和第二电荷量极性相反。第一和第二电流源的单组执行电荷泵和降噪DAC的功能。
文档编号H03L7/08GK102281059SQ20111007654
公开日2011年12月14日 申请日期2011年3月25日 优先权日2010年3月25日
发明者俞启承 申请人:硅谷实验室公司