一种振荡器电路、锁相环电路及设备的制造方法
【技术领域】
[0001]本发明涉及数字时钟领域，尤其涉及一种振荡器电路、锁相环电路及设备。
【背景技术】
[0002]在数字系统以及高速串行通讯等领域，作为时钟生成的核心电路PLL(phaselocked loop，锁相环)是非常重要的一个电路，锁相环产生的时钟用于数据同步，并行数据串化以及串行数据并化等方面；同时由于高速串行通讯协议标准越来越多，且支持的数据率越来越高，对PLL的设计挑战，不仅体现在很宽的频率输出范围，而且对时钟的时域抖动(jitter)有极低要求。
[0003]就用于时钟的锁相环而言，对噪声最敏感的模块就是振荡器(oscillator)，通常是VC0(voltage control oscillator，电压控制振荡器)或者IC0(current controloscillator，电流控制振荡器)；对VCO而言，其输出频率必须在一个有限的输入电压范围内，能输出较宽的时钟频率，这就意味着高的VCO增益(Kvco)控制。一个大的VCO增益控制，可能造成很多不利影响:其一，如果PLL中VCO的控制增益很高，导致较大的锁相环环路带宽，为了保证一个恒定的环路带宽，同时兼容考虑稳定性要求，必然导致一个较小的CP(charge pump，电荷栗)输出电流或者较大的环路滤波器电容;较小的输出电荷栗电流，会大大恶化其输出信噪比；其二，然后经过高的VCO增益，导致在VCO输出更多的jitter。
[0004]为了克服以上缺陷，现有技术提出了双控制环路的PLL架构，如US8143957B2，这些应用方案中，不仅具有高VCO增益控制路径，而且有低VCO增益控制路径;高的VCO增益控制路径，在有限的输入电压范围内完成宽的频率输出范围，选择出宽的VCO输出频率，同时在高VCO增益路径上形成一个低的极点，通过窄的带宽来滤除控制线噪声对高VCO增益所贡献的jitter输出。对于低VCO增益控制路径，该链路形成的PLL环路带宽较宽，VCO瞬态控制电压由低增益控制路径完成，同时该PLL环路整体稳定性以及带宽由低增益路径决定，因此，低VCO增益控制的引入，可以适当增加电荷栗的电流输入大小，增加信噪比，以及降低环路滤波器的电容面积，在这两方面有益处。
[0005]但是，在专利US8143957B2提供的方案中，高低VCO增益控制纯粹在VCO模块里实现，其中VCO有两个部分组成:其一，电压到电流的转换模块;其二，电流控制振荡器(ICO)，该的缺点就是在VCO电路内部引入低极点，对这个低极点的处理必须非常谨慎，否则可能导致PLL环路稳定性问题，从PLL环路整体设计与建模的角度，也非常不便，此外，该VCO电路里的电压到电流转换的线性度比较差，既不利于改善VCO增益控制范围，也不利于改善对地的共模噪声抑制能力。
[0006]因此，如何提供一种可以解决现有VCO中电压到电流转换线性度比较差这一问题的VC0，是本领域技术人员亟待解决的技术问题。
【发明内容】
[0007]本发明提供了一种振荡器电路、锁相环电路及设备，以解决现有VCO中电压到电流转换线性度比较差的问题。
[0008]本发明提供了一种振荡器电路，其包括:依次连接的电压-电流转换电路、电流求和电路以及电流振荡器，电压-电流转换电路采用模拟线性化转换方式将输入电压转换为电流，输出至电流求和电路，电流求和电路根据输入电流生成高与低双增益路径的控制电流，输出至电流振荡器。
[0009]进一步的，电流求和电路通过并联且成比例的尺寸实现比例化的线性转换输入电流，生成高与低双增益路径的控制电流。
[0010]进一步的，电压-电流转换电路包括高增益电流转换电路及低增益电流转换电路；
[0011]高增益电流转换电路包括连接依次连接的第一MOS管、第二 MOS管、第一电阻及第一运放，第一 MOS管的源极接电源，第一 MOS管的漏极连接第二 MOS管的漏极，第二 MOS管的源极连接第一电阻的一端，第一电阻的另一端接地，第一运放一输入端连接环路滤波器的高滤波极点输出电压，另一输入端连接第二 MOS管的源极，第一运放的输出端连接第二 MOS管的栅极，第一 MOS管的栅极连接电流求和电路；
[0012]低增益电流转换电路包括连接依次连接的第三MOS管、第四MOS管、第二电阻及第二运放，第三MOS管的源极接电源，第三MOS管的漏极连接第四MOS管的漏极，第四MOS管的源极连接第二电阻的一端，第二电阻的另一端接地，第二运放一输入端连接环路滤波器的低滤波极点输出电压，另一输入端连接第四MOS管的源极，第二运放的输出端连接第四MOS管的栅极，第三MOS管的栅极连接电流求和电路。
[0013]进一步的，第三MOS管的尺寸参数为第一MOS管的尺寸参数η倍，第四MOS管的尺寸参数为第二 MOS管的尺寸参数η倍，第一电阻的电阻值为第二电阻的电阻值η倍，η为大于I的整数。
[0014]进一步的，电流求和电路包括并列的第一支路及第二支路；
[0015]第一支路包括连接依次连接的第五MOS管、第六MOS管，第五MOS管的源极接电源，第五MOS管的漏极连接第六MOS管的漏极，第五MOS管的栅极连接第一 MOS管的栅极，第六MOS管的栅极接电源，第六MOS管的源极连接电流振荡器；
[0016]第二支路包括连接依次连接的第七MOS管、第八MOS管，第七MOS管的源极接电源，第七MOS管的漏极连接第八MOS管的漏极，第七MOS管的栅极连接第三MOS管的栅极，第八MOS管的栅极接电源，第八MOS管的源极连接电流振荡器。
[0017]进一步的，第五MOS管的尺寸参数为第七MOS管的尺寸参数η倍，第五MOS管的尺寸参数与第一 MOS管的尺寸参数相同，η为大于I的整数。
[0018]本发明提供了一种锁相环电路，其包括鉴相器、电荷栗、环路滤波器、反馈分频器、以及本发明提供的压控振荡器，压控振荡器及环路滤波器分别与电荷栗相连接，反馈分频器分别与压控振荡器的输出端以及与鉴相器的输入端相连接，电荷栗与鉴相器相连接。
[0019]进一步的，环路滤波器包括:高极点产生电路及低极点产生电路，分别与压控振荡器内的电压-电流转换电路连接;高极点产生电路使用高滤波极点生成高环路带宽，低极点产生电路使用低滤波极点生成低环路带宽。
[0020]进一步的，低极点产生电路包括一阶RC低通滤波电路。
[0021]本发明提供了一种设备，包括时钟生成电路，时钟生成电路包括本发明提供的锁相环电路，使用锁相环电路生成时钟。
[0022]本发明的有益效果:
[0023]本发明提供了一种新的振荡器电路，包括依次连接的电压-电流转换电路、电流求和电路以及电流振荡器，电压-电流转换电路采用模拟线性化转换方式将输入电压转换为电流，输出至电流求和电路，电流求和电路根据输入电流生成高与低双增益路径的控制电流，输出至电流振荡器;对于电压到电流的线性化转换电路，采用模拟线性化技术，可以扩展电压到电流线性化转换时的输入范围，产生更线性化的转换电流进入电流振荡器，改善具有高低VCO增益架构的VCO电路里的电压转换成电流的线性度，扩大VCO电压控制有效输入范围，也改善VCO在控制线上对地干扰的共模抑制能力。进一步的，通过并联且成比例的尺寸实现比例化的线性转换输入电流，实现高与低双增益控制，电路简单。进一步的，环路滤波器包括高极点产生电路及低极点产生电路，使得高增益路径上的低极点在VCO之前通过一阶RC滤波实现，避免在VCO电路内部产生过低极点，解决了现有需要在VCO电路内部引入低极点存在的PLL环路稳定性差、及整体设计与建模的角度不便