一种用于跳频通信的锁相环快速锁定电路及其运行方法
【技术领域】
[0001] 本发明设及一种用于跳频通信的锁相环快速锁定电路及其运行方法，属于通信领 域或锁相环频率综合器技术领域。
【背景技术】
[0002] 跳频通信在军事通信、民用通信中都有着重要应用，跳频通信是利用扩频码序列 进行频移键控，使载波频率不断跳变而扩展频谱的通信模式。跳频通信的频率综合器是系 统的核屯、部分，锁相环为频率综合器的实现形式，其锁定速度直接决定了跳频速率，跳频速 率决定了系统的抗干扰能力。
[0003] 锁相环可W实现输出信号频率对输入信号频率的自动跟踪，在工作过程中，当输 出信号频率与输入信号频率相等且相差固定时，输出电压与输入电压的相位被锁住。锁相 环频率综合器包括晶体振荡器、鉴频鉴相器、电荷累、环路滤波器、压控振荡器和分频器，其 中，压控振荡器的输出作为频率综合器输出。
[0004] 下面结合图1介绍锁相环频率综合器工作原理：压控振荡器的高频输出信号经分 频后，反馈信号Fdiv与晶体振荡器产生的参考时钟信号化ef输入鉴频鉴相器，鉴频鉴相器 比较两输入信号的相位差，产生输出电压，输出电压控制电荷累产生充电或放电电流Icp, 此电流对环路滤波器进行充电或放电，导致滤波器输出电压Vc增大或减小，Vc作为压控振 荡器的输入，调整压控振荡器的输出信号频率，环路的负反馈特性使鉴频鉴相器两输入的 相位差最终变为特定值，两输入的频率相等，实现频率综合。 阳0化]锁相环频率综合器的主要性能指标有频率调谐范围、功耗、面积、锁定时间、相位 噪声、参考杂散等。在跳频通信中由于频率不断跳变，需要锁相环频率综合器在极短的时间 内达到锁定，故锁定时间为重要参数；与此同时，相位噪声直接决定了通信系统收发信息的 数量，故相位噪声为另一重要指标。现有的锁相环频率综合器锁定时间较长、相位噪声大。
[0006] 随着跳频通信技术在军事和民用领域的不断发展，对数据传输的速度和抗干扰能 力要求不断提高，锁相环的快速锁定成为研究热点。
【发明内容】
[0007] 针对现有技术的不足，本发明提供了一种用于跳频通信的锁相环快速锁定电路； [000引本发明还提供了上述锁相环快速锁定电路的运行方法。
[0009] 本方法分别在加速锁定的原理、相位噪声和锁定时间（是否加速锁定）进行了改 进，在保持相位噪声最优的同时，极大地缩短了锁定时间，取得了更优的效果。
[0010] 术语解释
[0011] UNMOS管，即N型金属氧化物半导体管。
[0012] 2、PMOS管，即P型金属氧化物半导体管。 阳〇1引 3、即S，英文化equen巧化卵ing Si即al的缩写，即跳频信号。
[0014] 本发明的技术方案为：
[0015] 一种用于跳频通信的锁相环快速锁定电路，包括晶体振荡器、鉴频鉴相器、电荷 累、可变带宽环路滤波器、压控振荡器、分频器，所述鉴频鉴相器、所述电荷累、所述可变带 宽环路滤波器、所述压控振荡器及所述分频器依次连接形成环路，所述锁相环快速锁定电 路还包括分别与所述可变带宽环路滤波器连接的n个加速锁定电路，n为整数，n的取值范 围为2-4 ;
[0016] 所述加速锁定电路包括第一反相器INV1、电阻R_delay、电容Cx_delay、第二反相 器INV2、PMOS管PUNMOS管N1、电阻Rs、第S反相器INV3,所述第一反相器INV1、所述电 阻R_delay、所述第二反相器INV2依次连接，所述电阻R_delay与所述第二反相器INV2的 线路之间连接所述电容Cx_delay的一端，所述电容Cx_delay的另一端接地，所述第二反相 器INV2连接所述PMOS管Pl的栅极，所述PMOS管Pl的漏极连接所述NMOS管Nl的漏极， 所述PMOS管Pl的源极连接电源VDD，所述NMOS管Nl的栅极连接所述第一反相器INV1，所 述NMOS管Nl的源极分别连接所述电阻Rs的一端及所述第S反相器INV3,所述电阻Rs的 另一端接地； 阳017] 所述n个加速锁定电路结构相同，电容Cx_delay的取值各不相同，Cx_delay= x/R_delay,n个加速锁定电路的T取值分别为T、2T、…xT…nT;
[0018] 所述可变带宽环路滤波器包括：滤波器电阻RO及与所述滤波器电阻RO分别并联 的ROx,X的取值包括{1，，滤波器电容CO及与所述滤波器电容CO分别并联的COx, 滤波器电容Cl及与所述滤波器电容Cl分别并联的电容Clx;
[0019] 所述n个加速锁定电路同时接收跳频信号F监化requency化ppingSignal)，跳频 信号F服经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容 Cx_delay，连接到所述PMOS管Pl的栅极，此时，固顺信号F服有了一定的延时，同时跳频信 号FHS直接连接到所述NMOS管Nl的栅极，所述PMOS管Pl的漏极和所述NMOS管Nl的漏 极直接相连，在所述NMOS管Nl的源极输出一组控制信号的反相信号Vsl_rev、Vs2_rev… Vsx_reV…Vsn_reV，控制信号的反相信号Vsl_reV、Vs2_reV…Vsx_reV…Vsn_reV经过所述 第S反相器INV3分别产生控制信号Vsl、Vs2'''Vsx…Vsn;因此，所述n个加速锁定电路分 别输出控制信号VsUVs2…Vsx."Vsn,n个控制信号脉宽分别为T、2T…XT…nT，T为延迟时 间；所述控制信号Vsl、Vs2…Vsx…Vsn分别控制R01、R02…R0x…R0n，所述控制信号Vsl、 Vs2…Vsx…Vsn还分别控制CO1、C02…COx…COn，所述控制信号VsUVs2…Vsx."Vsn还分 别控制C1UC12…Clx-Cln。
[0020] 所述晶体振荡器产生参考时钟信号，参考时钟信号输入所述鉴频鉴相器，所述分 频器的反馈信号也输入所述鉴频鉴相器，所述鉴频鉴相器比较参考时钟信号及反馈信号的 瞬时相位差，瞬时相位差的电压脉冲输入所述电荷累，所述电荷累将瞬时相位差的电压脉 冲转化为充、放电电流，充、放电电流输入所述可变带宽环路滤波器，所述可变带宽环路滤 波器滤除充、放电电流中的高频量，通过电荷在电容上的重新分布，产生直流控制电压，此 直流控制电压输入压控振荡器，调节压控振荡器的输出信号频率，压控振荡器的输出信号 作为该锁相环频率综合器的输出信号，此输出信号经分频器分频，输出的反馈信号回到鉴 频鉴相器。
[OOW 根据本发明优选的，n= 3。
[0022] 根据本发明，上述锁相环快速锁定电路的运行方法，具体步骤包括：
[0023] (I)所述晶体振荡器产生参考时钟信号化ef，参考时钟信号化ef输入所述鉴频鉴 相器，所述分频器的反馈信号Fdiv也输入所述鉴频鉴相器；
[0024] 似所述鉴频鉴相器比较参考时钟信号化ef及反馈信号Fdiv的瞬时相位差，瞬时 相位差的电压脉冲输入所述电荷累；
[00对 做所述电荷累将瞬时相位差的电压脉冲转化为充、放电电流Icp,充、放电电流 Icp输入所述可变带宽环路滤波器；与此同时，所述n个加速锁定电路同时接收跳频信号F服，跳频信号F服经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和 所述电容Cx_delay，连接到所述PMOS管Pl的栅极，此时，跳频信号FHS延时，当跳频信号 F服上升沿到来时，跳频信号F服直接连接到NMOS管Nl的栅极，所述PMOS管Pl的漏极和 所述NMOS管Nl的漏极直接相连，所述n个加速锁定电路的NMOS管Nl的源极分别输出控 制信号Vsl、Vs2…Vsx…Vsn，控制信号Vsl、Vs2…V