反弹高q值数字式pll锁相环仿真系统的制作方法
【专利摘要】本发明涉及反弹高Q值数字式PLL锁相环仿真系统，其特征在于：包括中央处理器、时间常数发生器、分频器、检波放大器、积分器、仿真激励源发生器、频稳测试仪和倍频器；与现有的技术相比，本发明的有益效果是：本发明结构简单、设计合理，能够有效提高仿真计算精度，同时采用程序控制，自动化程度较高，使用较为方便，提高仿真系统的模拟性能。
【专利说明】
反弹高Q值数字式PLL锁相环仿真系统
技术领域
[0001] 本发明涉及仿真系统领域，尤其涉及反弹高Q值数字式PLL锁相环仿真系统。
【背景技术】
[0002] 所谓系统仿真(system simulation)，就是根据系统分析的目的，在分析系统各要 素性质及其相互关系的基础上，建立能描述系统结构或行为过程的、且具有一定逻辑关系 或数量关系的仿真模型，据此进行试验或定量分析，以获得正确决策所需的各种信息。锁相 环路是一种反馈控制电路，简称锁相环(PLL,Phase-Locked Loop)。锁相环的特点是：利用 外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频 率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程 中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差 值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器 (PD，Phase Detector)、环路滤波器（LF，Lo op Fi Iter)和压控振荡器（VCO，Vo Itage Controlled OsciIlator)三部分组成;锁相环中的鉴相器又称为相位比较器，它的作用是 检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出， 该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率 实施控制。
[0003] 现有仿真系统计算精度较低，对复杂系统进行仿真时，线路上实现的难度较大，精 度不易保证;当系统中的逻辑判断环节较多时，仿真比较困难，普及率较低。
[0004]
【发明内容】
[0005] 本发明的目的是为了克服现有技术的不足，提供了反弹高Q值数字式PLL锁相环仿 真系统。
[0006] 本发明是通过以下技术方案实现： 反弹高Q值数字式PLL锁相环仿真系统，包括中央处理器、时间常数发生器、分频器、检 波放大器、积分器、仿真激励源发生器、频稳测试仪和倍频器;所述分频器连接有检波放大 器，所述检波放大器连接有积分器，所述积分器连接有中央控制器;所述中央控制器连接有 仿真激励源发生器、倍频器、频稳测试仪和时间常数发生器;所述仿真激励源发生器连接有 频稳测试仪，所述倍频器连接有仿真激励源发生器和分频器;所述时间常数发生器分别和 检波放大器、积分器连通。
[0007] 进一步地，仿真系统信号传递图中FO为高稳参考源的原始频率、.&，分别 为高稳参考源分频频率与仿真激励发生器输出频4
h别为 高稳参考源、检波放大器、积分器、仿真激励发生器和倍频器输出端的误差。M为倍频系数， :友/胃为检波放大器鉴频斜率，在:《sc:为仿真激励发生器的压控斜率。1八Ι+STh)为等效RC滤 波器的环路传递函数，其中S为复数傅立叶频率λ· H办/,Th为RC时间常数。A和Ti分别为 积分器的放大倍数与时间常数，在这里，为实现图1的仿真，我们加入了时间常数发生器模 块，它由电阻与电容式多级串并联回路构成，用以产生不同的RC时间常数，并应用于图1中 检波放大器的Th及积分器的Ti。
[0008] 在图1的积分器中，为简化仿真情况，我们有意设置积分器的放大倍数A为无穷大， 当A很女时可W忻化！的佑递涵翁为I /STi "宙.
从(4)式可见，在理想状态下仿真激励源发生器的稳态输出频率应等于高稳定参考源 分频后频率倌有一倍数关系：
本发明中的具体参数为： 1、倍数关系 为实现图1及公式(5)中理论表达的仿真激励源发生器的稳态输出频率应与高稳定参 考源频率值间的倍数关系，并且上述关系是一个动态平衡的，我们需要通过图1中的中央处 理器来协调整个系统的工作，在此暂时定义此项任务参数为X，后面会详细阐述。
[0009] 2、时间常数 公式(5)及上述X参数的设定是理论的，因为在实际的图1构成的PLL锁相环路中，由于 高稳参考源自身的频差和PLL环路中各部分的误差存在，图1的输出频率与其标称值总有一 定偏差。仿真激励发生器端的偏离和老化、积分器零点漂移、倍频器相位变化等都可能产生 这种偏差。所有￡项的长期漂移都可能造成输出频率的老化现象，成为附加噪声。
[0010] 为减小上述电子线路部分的误差应尽量提高开环增益G(s)。为仿真方便起见，我们 在专利中统一的将图1中0
备项误差设为固定值。为提高图1仿
真系统的性能，理论上讲应尽可能使开环增益G(S)变大，使公式(2)中的分子 变大，但实际上GO应有极限。一般认为系统的阻尼系数不应小于0.5，那么
(6) 那么方便起见，我们设定GO=I，同时使Th=Ti。实现的方法是： (1) 、通过图1中的中央控制器分别设置检波放大器、仿真激励发生器、倍频器的、
「等于1; (2) 、通过图1中的中央控制器分别设置检波放大器、积分器对应的时间常数Th=Ti。
[0011] 通过上述设置后，公式(2)表述的图1仿真系统的开环增益为：
(7) 3、仿真系统Q值 减小时间常数Th，按照式(7)确实增大了仿真系统的开环增益，这是有利于系统性能 的，这也同时增大环路滤波器带宽fh。图1高稳参考源相当于一个鉴频器，当其长期漂移可 以忽略时，我们假定其幂律谱噪声公式为：
(8) 理论情况下的图1环路工作在线性状态，若可以认为仿真激励发生器与高稳参考源功 率谱密度(Sy(f)O S C与Sy(f)R E F)完全不相关，则图1系统输出功率谱密度可以表示 为：
根据定义，我们羊 ，把(8)式代入(9)式就可以看到
当仿真的平均周期很$
显然，整个环路对仿真激励发生器而言是一个高通滤波器;对与高稳参考源而言是一 个低通滤波器；其滤波特性由环路滤波器的高端截止频率fh决定。（10)式的极端情况是 ，(11)式的极端情况是囉):G =规)雜。可以看出，fh过大将使图1的 仿真系统输出信号短期稳定度变差;fh过小将使图1的仿真系统输出信号长期稳定度变差。 在图1系统闭环后，我们是无法得知系统的环路带宽即高端截止频率fh的，我们用Q值来表 征图1的仿真系统输出信号的稳定信号，并通过图1中的频稳测试仪来测量得出表征系统Q 值的仿真测试结果，从而间接的反应环路带宽即高端截止频率fh的值选择好坏。
[0012] 与现有的技术相比，本发明的有益效果是:本发明结构简单、设计合理，能够有效 提高仿真计算精度，同时采用程序控制，自动化程度较高，使用较为方便，提高仿真系统的 模拟性能。
[0013]
【附图说明】
[0014] 图1为本发明的结构示意图； 图2为本发明仿真系统电路图； 图3为本发明中仿真系统信号判断图； 图4为本发明实施例中仿真系统策略预判趋势图； 图5为本发明另一实施例中仿真系统策略预判趋势图。
[0015]
【具体实施方式】
[0016] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。
[0017] 请参阅图1-5,图1为本发明的结构示意图，图2为本发明仿真系统电路图，图3为本 发明中仿真系统信号判断图，图4为本发明实施例中仿真系统策略预判趋势图，图5为本发 明另一实施例中光频移一光强测试曲线。
[0018] 反弹高Q值数字式PLL锁相环仿真系统，包括中央处理器、时间常数发生器、分频 器、检波放大器、积分器、仿真激励源发生器、频稳测试仪和倍频器;所述分频器连接有检波 放大器，所述检波放大器连接有积分器，所述积分器连接有中央控制器;所述中央控制器连 接有仿真激励源发生器、倍频器、频稳测试仪和时间常数发生器;所述仿真激励源发生器连 接有频稳测试仪，所述倍频器连接有仿真激励源发生器和分频器;所述时间常数发生器分 别和检波放大器、积分器连通。
[0019] 本发明中实现各个参数采用的方式为： 倍数关系策略： 图1系统中，我们的仿真系统模型预设置的频段如下所示： (1) 、为实现高频段的仿真响应，我们选择频率较高的高稳参考源，经图1的分频处理后 获得的信号频率为50. ****MHz。其中小数位的**** (保留到四位)是随机的，为方便说明起 见，在本专利实施中我们取****=1234，即图1中的为50.1234MHz; (2) 、中央控制器设置的初始化仿真激励发生器输出IOMHz频率信号； (3) 、中央控制器设置的初始化倍频器输出信号频率与理论值相同，即也为 50.1234MHz； (4) 、仿真激励发生器输出信号频率与倍频器输出信号频率有联动关连。
[0020] 实现上述模型的电路结构如图2所示： 其中处理器位于图1中的中央控制器模块中，并且处理器XTAL端与图2中的DDSl、DDS2 的RefClk端接入同一时钟源的频率信号，以保证时离同步。处理器在外部时钟输入端 (XTAL)作为工作时的时钟参考基础上，分别产生三路相位关系可调整的方波信号，其中一 路键控调频信号送至DDSl的FSK键控调频输入端口实现调频、一路同步参考信号用作同步 鉴相、一路判断用信号用作图1锁相环的锁定检测。DDSl在外部时钟基准输入端(RefClk)作 为工作时的参考时钟基础上，通过处理器与DDSl间的串行时序通讯，DDSl根据FSK端处理器 送来的方波键控调频方波信号的高、低电平状态分别选取内部频率控制寄存器(F1、F0)中 处理器输入的倍频调制数值预置频率作为输出，从而产生带调制的频率信号50.1234MHz 土 Af输出。预置的频率差值Af由两个频率控制寄存器FI、FO中的数值决定，具体的考虑到射 频信号为50.1234MHz(小数点后第4位精密），我们取Af=IOOHz。与上述处理器控制DDSl产 生倍频调制信号的原理类似，处理器通过串行通讯时序，将同样的分频数值传递给DDS2,产 生不带调制的50.1234MHz频率信号输出。将DDS2得到的50.1234MHz频率信号送入DDS3的外 部时钟基准输入端(RefClk)，用作DDS3工作时的参考时钟。处理器根据串行时序通讯，将相 应的初始化输出频率(IOMHz)数值传递给DDS3,从而得到仿真激励源发生器频率信号输出。 由于DDS3的外部参考时基采用DDS2产生的倍频信号，故在本方案中，当图1中的闭合环路中 的中央控制器得到相应的鉴相信号信息后，会修改相应的DDS2的倍频调制信号的频率，这 样亦会引起DDS3输出信号的频率发生变化，即替代了传统的通过D/A压控晶振的方式来改 变本振的输出频率值，进而改变系统输出频率的方法。值得注意的是，对于输出频率信号采 用了直接数字合成的方式，使得在一定应用范围内充当了一个稳定度较高的综合器角色。 用户可以根据实际应用中的要求，通过图2中用户输入端口，方便地修改DDS3的整机输出信 号的频率值。
[0021] 时间常数设置策略 由前述方案可知，我们设定S 等于1，同时使Th=Ti。按照上述倍数关系策略， 我们使仿真激励源发生器输出的信号频率为IOMHZ、高稳参考源分频后的频率选择为 5〇·_ζ，根据公式⑶/_=丟/鮮，可以得到M=5。由上述倍麵 图1的仿真系统中并未采用传统的通过D/A压控晶振的方式来改变系统输出频率值方法，所 以图1中的Kasc仿真激励发生器的压控斜率是无法知道的，我们只能通过等 于1并通过M=5获得夂的结论。具体的实施过程中，按照图1我们只能通过中 央控制器对检波放大器进行值的设定。由于仿真系统中的时间常数只由Th决定，所 以按照图1我们通过中央控制器对时间常数发生器的控制实现对检波放大器、积分器的检 波时间常数Th和积分时间常数Ti的设置，并且使Th=Ti。
[0022] 仿真系统Q值策略 我们在图2中通过处理器产生三路方波信号：同步参考信号、键控调频信号、判断用信 号，使同步参考信号频率等于键控调频信号频率，并有一定的相位延时差；同时使判断用信 号频率N(N取值可在8至20之间）倍于同步参考信号频率或者键控调频信号频率，并有一定 的相位延时差。这里具体的我们取同步参考信号频率等于键控调频信号频率为169Hz，且两 者相位差为160度;同时取判断用信号频率N值为8倍，且与同步参考信号相位差为90度。 [0023]具体的判定依据如图3所示： 图3中判断用信号、同步参考信号、键控调频信号是有固定频率及相位关系的方波数字 信号;使能信号要么是1、要么是〇,故可以看作是无固定频率的方波数字信号；鉴相信号由 图1中的积分器产生，它是一个变化的直流信号，故可以看作是无固定频率的模拟信号。
[0024] 按照图3的原理结合图I，我们设定判断用信号的某一上升沿作为触发判断开始， 在下一上升沿到来之前完成10次判断，然后下一上升沿到来时，又触发下一组10次判断。由 于我们事先知道图3中判断用信号的频率，即我们知道相邻两个上升沿之间的时间T，故可 以平均分配一组10次判断的时间间隔。
[0025] 图1中中央控制器按照上述触发判断条件，对由积分器输送的鉴相信号进行判断， 当其模拟直流信号大小位于图3所示的非使能带状区内时，中央控制器输出图3中的使能信 号为0，图1中的频稳测量仪不工作；当其模拟直流信号大小位于图3所示的非使能带状区外 时，中央控制器输出图3中的使能信号为1，图1中的频稳测量仪开始工作;仿真Q值实际上就 是图1中频稳测量仪工作时输出的仿真测试结果值，它反映了图1仿真系统输出信号的性 能， 在整个仿真的过程中，中央控制器在开始时，初始化所有的欲设置值，这些参数就不再 变化了，动态仿真时只有检波放大器参数值、检波放大器时间常数Th值须由中央控 制器模块进行动态设置，而判断这两个参数是否合理的判断标准则是仿真Q值。我们给 值取个范围1-1〇,同样Th我们亦取个1-10。在图1系统一开始仿真时，除了设定各路 初始化设置值外，我们会在夂!Mr值及Th值全范围仿真一遍得到对应的Q值，Q值位于L与H 之间，定义为L=I至H=HKKQ值越大越好），我们定义这段仿真时间内的Q值数据为"建模区"。
[0026] 在动态仿真过程中，大多数情况下系统按照图3所原理进行着。另外我们实施以下 二个策略评判系统的"反弹"性和"高Q"性，首先我们压缩上述获得的Q值，取Q值范围在(L= 25至L=50)定义为策略值区Ql，中央控制器设置值和Th值，及采样Q值的时间是同步 的，并且使设置仏^值和Th值的变化方向相反： 第一种情况:下一次设置展ijgr值(记为K2)较本次值(记为Kl)是增加的（即K2> Kl)，那么下一次设置Th值(记为Τ2)则较本次Th值(记为Tl)是减小的（即Τ2〈Τ1)。
[0027] 第二种情况:下一次设置值(记为Κ2)较本次JTjagr值(记为Kl)是减小的（即 1(2〈1(1)，那么下一次设置了11值(记为了2)则较本次了11值(记为1'1)是增加的（8时2>1'1)。
[0028]需要说明的一点是：中央控制器是随时的按照上述二种情况进行仿真的。有了上 述的运行机制，我们有以下两种策略： 实施例一:按照上述仿真，首先获得系统Q值的"建模区"，如图4所示，然后系统随机地 进入上述第一种情况或第二种情况。当系统的仿真Q值大于H时，即图4中的点0处，无论此时 系统处于第一种情况还是第二种情况，我们将置系统于第一种情况状态，即增加值同 时减小Th值，并且使增加趋势的参数I:胃值变化量增加为原来的2倍，即下一次设置 尤值是i述第+种'倩况下z变化的 2*(K2-K1)，同时'Th值的设置z变化值为原来的（T2- T1)，我们定义为第三种情况。仿真系统一直按照第四种情况进行仿真，如图4所示，仿真结 果理论上将沿着图中的虚拟策略预判断趋势线进行至某一Hl处，直至出现Q值下降，那么我 们恢复原来的设置情况， 实施例二:按照上述仿真，首先获得系统Q值的"建模区"，如图5所示，然后系统随机地 进入上述第一种情况或第二种情况。当系统仿真Q值出现在Ll=25处时，并且连续的三次Q值 出现上升，且攀升至大于33处（图5中的点O处），无论此时系统处于第一种情况还是第二种 情况，我们将置系统于第二种情况状态，即减小太ZJ6t值同时增加 Th值，并且使增加趋势的 参数Th值变化量增加为原来的2倍，即下一次设置Th值是上述第二种情况下变化的2*(T2-Τ1)，同时I胃的设置变化值为原来的(Κ2-Κ1)，我们定义为第三种情况。仿真系统一直按 照第三种情况进行仿真，如图5所示，仿真结果理论上将沿着图中的虚拟策略预判断趋势线 进行至某一Hl处，直至出现Q值下降，那么我们恢复原来的设置情况。
[0029]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 反弹高Q值数字式化L锁相环仿真系统，其特征在于:包括中央处理器、时间常数发生 器、分频器、检波放大器、积分器、仿真激励源发生器、频稳测试仪和倍频器;所述分频器连 接有检波放大器，所述检波放大器连接有积分器，所述积分器连接有中央控制器;所述中央 控制器连接有仿真激励源发生器、倍频器、频稳测试仪和时间常数发生器;所述仿真激励源 发生器连接有频稳测试仪，所述倍频器连接有仿真激励源发生器和分频器;所述时间常数 发生器分别和检波放大器、积分器连通。2. 根据权利要求1所述的反弹高Q值数字式化L锁相环仿真系统，其特征在于:所述时间 常数发生器由电阻和电容式多级串并联回路构成。3. 根据权利要求1所述的反弹高Q值数字式化L锁相环仿真系统，其特征在于:所述中央 控制器分别设置检波放大器、积分器对应的时间常数化=Ti。4. 根据权利要求1所述的反弹高Q值数字式化L锁相环仿真系统，其特征在于:所述中央控 制器分别设置检波放大器、仿真激励发生器、倍频器的、M，使& = 等 于1。5. 根据权利要求1所述的反弹高Q值数字式化L锁相环仿真系统，其特征在于:所述中央 控制器设置的初始化仿真激励发生器输出lOMHz频率信号。6. 根据权利要求1所述的反弹高Q值数字式化L锁相环仿真系统，其特征在于:所述中央 控制器设置的初始化倍频器输出信号频率与理论值相同，即也为50.1234MHz。7. 根据权利要求1所述的反弹高Q值数字式化L锁相环仿真系统，其特征在于:仿真激励 发生器输出信号频率与倍频器输出信号频率有联动关连。
【文档编号】G05B17/02GK105938330SQ201610228474
【公开日】2016年9月14日
【申请日】2016年4月13日
【发明人】雷海东
【申请人】江汉大学