技术编号:7521765
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明有关于一种延迟锁相回路系统,尤指一种具有自我校准(self-tracking) 的延迟锁相回路系统及方法。背景技术请参照图1,图1为现有技术说明延迟锁相回路100的示意图。当延迟锁相回路 100在省电模式时,其包含的电路单元处于失能状态。请参照图2A和图2B,图2A为用于说明电容102在省电模式(省电信号CKE为逻辑低电位)期间漏电,导致控制电压控制延迟电路104的控制节点VCTRL的电位下降的示意图,图2B为用于说明当重新致能延迟锁相回路 100时...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。