技术编号：7521958
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于集成电路设计，尤其涉及鉴频鉴相器和锁相环。背景技术锁相环(Phase Locked Loop-PLL)作为现代时钟发生器的主要部件，已经成为集成电路中不可或缺的一个模块。随着SoC(System-on-Chip)技术，IP核技术的发展，锁相环作为一个基本的IP模块，在无线通讯和微处理器电路中有着广泛的应用。特别是现代通讯业的迅速发展，蜂窝电话(Cell Phone)和蓝牙技术(Blue Tooth)的涌现，对片内同步和片间同步都提出了新的要求。因...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。