技术编号:7532950
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种缩减时脉信号时间延迟的调整装置,特别是指一种在时脉产生器与电子元件之间设置一锁相回路与相关的延迟元件,用以调整并缩减时脉信号CLK传递至电子元件的时间延迟在一定的标准值内的装置。现有的传统时脉产生器经一缓冲器将时脉信号电连接到不同类型电子元件的电路,乃如附图说明图1所示,其中时脉产生器10经一缓冲器12将产生的时脉信号CLK电连接至各种不同类型的电子元件D1~D5(如CPU、存储器等,需要以所接受的时脉信号CLK当作其工作其频率),图中电子元...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。