技术编号：7537794
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种即使在高速时钟下也能确保外部时钟与DQ输出(存储器数据输出)的同步的半导体存储器，特别是闪速存储器。背景技术 近年来，作为非易失性存储器，闪速存储器的需求急剧地扩大。在这样的状况下，读出速度的高速化也不断进展，并迫切需要在超过100MHz的时钟频率下的工作也实用化。因此，即使在闪速存储器中，用于消除内部时钟延迟的结构也变得必不可少。到目前为止，虽然尚未有以闪速存储器为对象的结构，但提供或提出了各种DLL(DelayLocked Loop延迟锁...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。