技术编号:7539167
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明提供一种锁相回路,尤指一种具有一周波脱落检测器(cycle slipdetector)的锁相回路。背景技术 锁相回路(PLL)是被应用在许多不同类型的通讯系统中,近年来,现代科技的进步已经大大地延伸锁相回路的应用领域,并且锁相回路现在也可以在很多系统(从数据回复电路到频率合成器)里被发现。公知锁相回路是一种闭循环(closed loop)的回馈电路,其功能是用来产生一个与外部参考信号的相位及频率同步的时钟(clock)信号,主要是借由控制所产生的时钟...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。