专利名称：具有周波脱落检测器而可补偿周波脱落所造成的错误的锁相回路的制作方法
技术领域：
本发明提供一种锁相回路，尤指一种具有一周波脱落检测器(cycle slipdetector)的锁相回路。
背景技术：
锁相回路(PLL)是被应用在许多不同类型的通讯系统中，近年来，现代科技的进步已经大大地延伸锁相回路的应用领域，并且锁相回路现在也可以在很多系统(从数据回复电路到频率合成器)里被发现。公知锁相回路是一种闭循环(closed loop)的回馈电路，其功能是用来产生一个与外部参考信号的相位及频率同步的时钟(clock)信号，主要是借由控制所产生的时钟信号的相位以致使时钟信号及参考信号之间的相位误差保持在最小值。在数字领域(digital domain)里，现今具有数字电路的数字锁相回路已被加以应用。
请参照图1，图1为公知数字锁相回路10的示意图。锁相回路10包含一具有两个输入信号Si、So的相位检测器(phase detector，PD)12，用来决定输入信号Si、So之间一相位差及产生一用来指出该相位差的误差信号Se；一回路滤波器(loop filter)14，用来针对误差信号Se进行低通滤波及产生一对应于误差信号Se的控制信号Sc；以及一数字控制震荡器(digitally-controlled oscillator，DCO)16，用来依据回路滤波器14所输出的控制信号Sc产生信号So。如图1所示，信号So拥有一被控制信号Sc所控制的特定频率，且信号So更进一步地回授到相位检测器12，相位检测器12便根据信号Si及So来不停地检测两者间的相位误差，且回路滤波器14在接受误差信号Se之后，其持续地更新控制信号Sc。所以，数字控制震荡器16(例如，数值控制震荡器(numerically-controlled oscillator))便持续更新信号So的频率以减少信号Si及So之间的相位误差。如此一来，数字控制震荡器16是由控制信号Sc所驱动而沿着频率扫描(frequency sweeping)方向来修改它的输出频率，以理想地减少相位误差，因此，锁相回路10便复制及追踪位于其输入端的频率及相位，最后，锁相回路10便进入锁相状态而锁定所要的信号So。
众所皆知地，如果信号Si及So之间的相位差不大于2π，则锁相回路10可以将信号So锁定至想要的相位，然而，若信号Si及So之间的相位差大于2π(亦即发生周波脱落)，相位检测器12无法适当反应Si与So之间的相位误差，且因数字控制震荡器16朝离开所要的固标频率的方向去进行频率扫描，使得导致锁相回路10不能锁定至正确的相位。
发明内容
因此，本发明的主要目的之一是提供一种具有周波脱落检测器的锁相回路及相关方法，以解决上述问题。
简而言之，本发明第一实施例揭露一锁相回路(PLL)。该锁相回路包含一相位检测单元，用来产生一相位误差信号，该相位误差信号代表一输入信号及一输出时钟之间的相位误差；一回路滤波器，耦接到该相位检测单元，用来对该相位误差信号进行滤波以及产生一第一控制信号；一周波脱落检测器，耦接到该相位检测单元，用来根据该相位误差信号检测一周波脱落是否发生并产生一脱落指示信号；一转换单元，耦接到该周波脱落检测器，用来根据该脱落指示信号转换一第一值及一第二值之间的选择来作为一补偿信号；一累加器，用来累加该补偿信号及产生一第二控制信号；一加法器，用来将该第一控制信号加到该第二控制信号并产生一第三控制信号；一可控制震荡器，耦接到该加法器，用来产生该输出时钟，该输出时钟的频率受控于该第三控制信号；其中该第一值及该第二值分别对应于增加输出时钟的震荡频率与减少输出时钟的震荡频率。
此外，本发明第二实施例另揭露一锁相回路(PLL)。该锁相回路包含一相位检测单元，用来产生一相位误差信号，该相位误差信号代表一输入信号及一输出时钟之间的相位误差；一周波脱落检测器，耦接到该相位检测单元，用来根据该相位误差信号检测一周波脱落是否发生并产生一脱落指示信号；一转换单元，耦接到该周波脱落检测器，用来根据该脱落指示信号转换一第一值及一第二值之间的选择来作为一补偿信号；一加法器，用来将该相位误差信号加到该补偿信号以及产生一补偿后相位误差信号；一回路滤波器，耦接到该加法器，用来滤波该补偿后相位误差信号以及产生一控制信号；一可控制震荡器，耦接到该回路滤波器，用来产生该输出时钟，该输出时钟的频率受控于该控制信号；其中该第一值及该第二值分别对应于增加输出时钟的震荡频率与减少输出时钟的震荡频率。
本发明还提供一种控制一锁相回路的频率扫描的方法，其包含有(a)当该锁相回路根据一第一扫描方向操作时，检测一输入信号与一输出时钟之间是否发生周波脱落来产生一检测结果；以及(b)根据该检测结果，控制该锁相回路根据一不同于该第一扫描方向的第二扫描方向来操作。
本发明的优点是锁相回路能够成功地重新锁定由于周波脱落所遗失的信号。另外，本发明也可接受模拟及数字的输入信号馈入到相位检测器。
图1为公知数字锁相回路的示意图。
图2为本发明第一实施例的锁相回路的示意图。
图3为本发明第二实施例的锁相回路的示意图。
图4是图2、图3分别所示的相位检测单元的第一实施例的示意图。
图5是图2、图3分别所示的相位检测单元的第二实施例的示意图。
图6是图2、图3分别所示的相位检测单元的第三实施例的示意图。
符号说明
10、100、200锁相回路 12、302、306、308相位检测器14、104、204回路滤波器102、202相位检测单元106、206加法器108、208可控制震荡器112、212周波脱落检测器114、214转换单元116累加器 300模拟数字转换器304截波器具体实施方式
请参照图2，图2为本发明第一实施例的锁相回路100的示意图。锁相回路100包含有一相位检测单元102，用来接收两个输入信号Si、So及产生一相位误差信号Se；一回路滤波器104，耦接相位检测单元102，用来依据相位误差信号Se产生一第一控制信号Sc1；一加法器106，耦接到回路滤波器104，用来将第一控制信号Sc1及一第二控制信号Sc2相加以产生一第三控制信号Sc3；以及一可控制震荡器108，耦接到加法器106，用来产生一信号So，其频率是奠基于第三控制信号Sc3，其中，震荡器108的输出另回馈到相位检测单元102。在这个实施例里，锁相回路100另包含有一周波脱落检测器(cycle slipdetector)112，耦接到相位检测单元102，用来检测周波脱落及产生一脱落指示信号Scs；一转换单元114，耦接到周波脱落检测器112，用来根据脱落指示信号Scs转换(toggle)一第一值及一第二值之间的选取以作为一补偿信号Sc；以及一累加器116，耦接在转换单元114及加法器106之间，用来累加补偿信号Sc以及产生第二控制信号Sc2。
相位检测单元102接收信号Si及So，并产生相位误差信号Se以指出目前呈现的相位误差，而相位误差信号Se接着被回路滤波器104所滤波及被可控制震荡器108所处理。当一周波脱落发生时，周波脱落检测器112将会产生脱落指示信号Scs，周波脱落检测器112检测相位误差信号Se由最大值转换至最小值的时序以及相位误差信号Se由最小值转换至最大值的时序(亦即周波脱落)，并产生脱落指示信号Scs来指示周波脱落的发生。实际上，由于相位误差信号Se的高频成份(通常是噪声)的影响，相位误差信号Se可能在最大值及最小值之间来回转换，这个状况将导致周波脱落检测器112对相位误差信号Se的转换(从最大值转换到最小值或是从最小值转换到最大值)太过敏感，所以周波脱落检测器112可一低通滤波器以便减缓相位误差信号Se的高频成份所造成的影响。因为周波脱落检测器112为业界所公知的组件，因此为了简洁起见，更进一步的说明便于此忽略。脱落指示信号Scs会造成转换单元114切换第一值及第二值之间的选择，举例来说，假如第一、第二值各自是Sup及Sdown，于接收到脱落指示信号Scs时，转换单元114会转换Sup及Sdown之间的选择，更明确地说，假定补偿信号Sc目前传递第一值Sup，当转换单元114接收到脱落指示信号Scs时，补偿信号Sc则会传递Sdown。当Sc的值为Sup时将控制该可控制震荡器108使器增加震荡频率，当Sc的值为Sdown时则将控制及可控制震荡器108，使其降低震荡频率。请注意，在这个实施例里，Sup及Sdown这两个值有相同的大小但是不同的正负符号。
补偿信号Sc传递到累加器116，而累加器会产生第二控制信号Sc2。加法器106将第二控制信号Sc2加到借由回路滤波器104所产生的第一控制信号Sc1上，以产生第三控制信号Sc3，其进一步地被传递到可控制震荡器108(例如，数值控制震荡器)。频率扫描的方向可为增加震荡频率或是减少震荡频率，当转换单元114接收到脱落指示信号Scs，而作补偿信号Sc值的切换时，第三控制信号Sc3将进一步驱动可控制震荡器108以相反于先前频率扫描方向的方向来进行频率扫描，如此一来，便可补救以远离目标频率的方向进行频率扫描的状况。锁相回路100因此便能够快速地重新将信号So锁定至输入信号Si，一但输出时钟(亦即信号So)被视为锁定至信号Si，则转换单元114便输出一零值来作为补偿信号Sc。在这个操作方式中，一但锁相回路100锁住目标信号，则不再进行使震荡频率增加或减少的频率扫描。
请参照图3，图3为本发明第二实施例的锁相回路200的示意图。锁相回路200包含一相位检测单元202，用来依据信号Si及So产生一相位误差信号Se；一加法器206，耦接到相位检测单元202，用来将相位误差信号Se加到补偿信号Sc以产生一补偿后相位误差信号Sce；一回路滤波器204，耦接到加法器206，用来滤波补偿后相位误差信号Sce及产生一控制信号Scc；以及一可控制震荡器208，耦接到回路滤波器206，用来产生输出时钟(亦即信号So)，其频率奠基于控制信号Scc。在这个实施例里，锁相回路200另包含有一周波脱落检测器212，耦接到相位检测单元202，用来根据相位误差信号Se检测周波脱落是否发生以及产生一脱落指示信号Scs；以及一转换单元214，耦接于周波脱落检测器212及加法器206之间，用来根据脱落指示信号Scs转换一第一值及一第二值之间的选择以作为补偿信号Sc。
锁相回路200的操作详述如下。当一周波脱落发生时，周波脱落检测器212便输出脱落指示信号Scs，造成转换单元214转换第一值及第二值之间的选取，如同在第一实施例所述，转换动作改变补偿信号Sc所传递的数值。然后，加法器206便把补偿信号Sc加到相位误差信号Se及产生补偿后相位误差信号Sce，然后，补偿后相位误差信号Sce便送到回路滤波器204及接着送到可控制震荡器208，以驱动可控制震荡器208朝相反于先前频率扫描方向的方向进行频率扫描。如同第一实施例，由于一周波脱落的发生，先前的频率扫描方向为逐渐远离目标频率，因此借由转换第一值及第二值之间的选择，可控制震荡器208便以不同的方向进行扫描，使得锁相回路200能够使扫描频率调整为逐渐接进目标频率，使信号So能够逐渐锁定至输入信号Si。一但输出时钟(亦即信号So)被视为锁定至信号Si，转换单元214将输出一零值来作为补偿信号Sc。
请注意，第一实施例的锁相回路100的操作及第二实施例的锁相回路200的操作大致上相同。如熟习此项技艺者所周知，累加器可视为一种执行低通滤波的回路滤波器，在第一实施例里，补偿信号Sc是先送到累加器116，然后再到加法器106，以产生第三控制信号Sc3来驱动震荡器108。在第二实施例里，补偿信号Sc是先送到加法器206，以产生补偿后相位误差信号Sce然后再到回路滤波器204，以产生一控制信号Scc来驱动震荡器208。如上所述，累加器可充当一种回路滤波器，而第一、第二实施例之间的差异是在于加法器及滤波组件(回路滤波器204及累加器116)的连接顺序，加法器106、206，累加器116及回路滤波器204是线性组件，因此，它们的连接顺序并不会影响补偿操作的结果，所以，这两个实施例大致上是等效的，且均能够补偿周波脱落所造成的误差。
请同时参考图2、图3及图4，图4是图2、图3分别所示的相位检测单元102、202的第一实施例的示意图。相位检测单元102、202包含一模拟数字转换器(analog-to-digital converter，ADC)300及一相位检测器302。在这个实施例里，参考输入信号(信号Si)是一模拟信号，及模拟数字转换器300是由可控制震荡器108、208所产生的时钟(信号So)所驱动，换言之，信号Si是根据信号So的上升边缘/下降边缘来进行取样。假如应用在信号Si的取样时序不正确，则相位检测器302便相对应地产生误差信号Se，相位检测器302是一数字相位检测器，且为业界所公知，因此为了简洁起见，更进一步的说明便不于此赘述。
请同时参照图2、图3及图5。图5是图2、图3分别所示的相位检测单元102、202的第二实施例的示意图。相位检测单元102、202包含一截波器(slicer)304及一相位检测器306。在这个实施例里，参考输入信号(信号Si)是一模拟信号，及截波器304是依据一预定截波准位将信号Si转换为一截波后输入信号，然后，相位检测器306便检测由截波器304所输出的截波后输入信号及从可控制震荡器108、208所产生的信号So之间的相位误差，并产生相对应的相位误差信号Se。相位检测器306为一数字相位检测器，且为业界所公知，因此为了简洁起见，更进一步的说明便不于此赘述。
请同时参照图2、图3及图6。图6是图2、图3分别所示的相位检测单元102、202的第三实施例的示意图。相位检测单元102、202包含一相位检测器308。在这个实施例里，参考输出信号(信号Si)以及从震荡器108、208所产生的输出时钟(信号So)都是数字信号。相位检测器308是根据信号Si以及So输出相位误差信号Se。相位检测器308是一数字相位检测器，且为业界所公知，因此为了简洁起见，更进一步的说明便不于此赘述。
请注意，相位检测单元的上述三种组态只不过是本发明的实施例，并不是限制条件。
当一周波脱落发生时，公知技术并不能够快速地重新锁定一信号，为了解决此一问题，本发明经由使用周波脱落检测器及转换单元来转换第一值及第二值之间的选择以改变频率扫描方向，因而可比公知技术更快速地重新锁定信号。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种锁相回路，其包含有一相位检测单元，用来产生一相位误差信号，该相位误差信号代表一输入信号及一输出时钟之间的相位误差；一回路滤波器，耦接到该相位检测单元，用来对该相位误差信号进行滤波以及产生一第一控制信号；一周波脱落检测器，耦接到该相位检测单元，用来根据该相位误差信号检测一周波脱落是否发生并产生一脱落指示信号；一转换单元，耦接到该周波脱落检测器，用来根据该脱落指示信号转换一第一值及一第二值之间的选择来作为一补偿信号；一累加器，用来累加该补偿信号及产生一第二控制信号；一加法器，用来将该第一控制信号加到该第二控制信号并产生一第三控制信号；一可控制震荡器，耦接到该加法器，用来产生该输出时钟，该输出时钟的频率受控于该第三控制信号；其中该第一值及该第二值分别对应于增加输出时钟的震荡频率与减少输出时钟的震荡频率。
2.如权利要求1所述的锁相回路，其中该输入信号为一模拟信号，及该相位检测单元包含有一模拟数字转换器，用来将该模拟输入信号转换成一数字输出信号，其中该模拟数字转换器由该输出时钟所驱动；以及一相位检测器，耦接到该模拟数字转换器，用来根据该数字输出信号产生一相位误差信号。
3.如权利要求1所述的锁相回路，其中该输入信号为一模拟信号，以及该相位检测单元包含一截波器，用来截波该模拟输入信号以产生一截波后输入信号；以及一相位检测器，用来根据该截波后输入信号及该输出时钟产生一相位误差信号。
4.如权利要求1所述的锁相回路，其中该输入信号为一数字信号，以及该相位检测单元包含一相位检测器，用来根据该数字输入信号及该输出时钟产生一相位误差信号。
5.如权利要求1所述的锁相回路，其中该第一、第二值的大小相同，并对应于不同的正负号。
6.如权利要求1所述的锁相回路，其中每当检测到一周波脱落时，该转换单元会转换该第一值及该第二值之间的选择。
7.如权利要求6所述的锁相回路，其中一但该输出时钟被视为锁住该输入信号，则该转换单元输出一零值来作为该补偿信号。
8.一种锁相回路，其包含有一相位检测单元，用来产生一相位误差信号，该相位误差信号代表一输入信号及一输出时钟之间的相位误差；一周波脱落检测器，耦接到该相位检测单元，用来根据该相位误差信号检测一周波脱落是否发生并产生一脱落指示信号；一转换单元，耦接到该周波脱落检测器，用来根据该脱落指示信号转换一第一值及一第二值之间的选择来作为一补偿信号；一加法器，用来将该相位误差信号加到该补偿信号以及产生一补偿后相位误差信号；一回路滤波器，耦接到该加法器，用来滤波该补偿后相位误差信号以及产生一控制信号；一可控制震荡器，耦接到该回路滤波器，用来产生该输出时钟，该输出时钟的频率受控于该控制信号；其中该第一值及该第二值分别对应于增加输出时钟的震荡频率与减少输出时钟的震荡频率。
9.如权利要求8所述的锁相回路，其中该输入信号为一模拟信号，以及该相位检测单元包含有一模拟数字转换器，用来将该模拟输入信号转换为一数字输入信号，其中该模拟数字转换器由该输出时钟所驱动；以及一相位检测器，耦接于该模拟数字转换器，用来根据该数字输入信号产生一相位误差信号。
10.如权利要求8所述的锁相回路，其中该输入信号为一模拟信号，以及该相位检测单元包含有一截波器，用来截波该模拟输入信号以产生一截波后输入信号；以及一相位检测器，用来根据该截波后输入信号及该输出时钟产生一相位误差信号。
11.如权利要求8所述的锁相回路，其中该输入信号是一数字信号，以及该相位检测单元包含一相位检测器，用来根据该截波后输入信号及该输出时钟产生一相位误差信号。
12.如权利要求8所述的锁相回路，其中该第一、第二值的大小相同，并对应于不同的正负号。
13.如权利要求8所述的锁相回路，其中每当检测到一周波脱落时，该转换单元会转换该第一值及该第二值之间的选择。
14.如权利要求13所述的锁相回路，其中一但该输出时钟被视为锁住该输入信号，则该转换单元输出一零值来作为该补偿信号。
15.一种控制一锁相回路的频率扫描的方法，其包含有(a)当该锁相回路根据一第一扫描方向操作时，检测一输入信号与一输出时钟之间是否发生周波脱落来产生一检测结果；以及(b)根据该检测结果，控制该锁相回路根据一不同于该第一扫描方向的第二扫描方向来操作。
16.如权利要求15所述的方法，其包含有(c)于检测到一周波脱落时，转换一第一值及一第二值之间的选择来作为一补偿信号；其中步骤(b)另包含有利用该补偿信号来调整输入到该锁相回路中一可控制震荡器的控制信号，以控制该锁相回路根据该第二扫描方向来操作。
17.如权利要求16所述的方法，其中该第一值及该第二值的大小相同但正负符号不同。
18.如权利要求16所述的方法，其中步骤(c)另包含有累加该补偿信号，以及步骤(b)另包含有使用该补偿信号的一累加结果来调整该控制信号。
19.如权利要求18所述的方法，其中步骤(b)另包含有将该累加结果加到该输入信号与输出时钟间的相位误差经过回路滤波的结果来产生该控制信号。
20.如权利要求16所述的方法，其中步骤(c)另包含有一但该锁相回路的该输出时钟被视为锁住该锁相回路的该输入信号时，输出一零值来作为该补偿信号。
21.如权利要求16所述的方法，其中步骤(b)另包含有将该补偿信号加到该锁相回路中一相位检测单元所产生的一相位误差信号，以产生一补偿后相位误差信号；以及输出该补偿后相位误差信号到该锁相回路中一回路滤波器以调整该控制信号。
全文摘要
一种能够检测周波脱落以调整频率扫描方向的锁相回路。该锁相回路包含一相位检测单元，用来产生一相位误差信号；一回路滤波器，用来滤波该相位误差信号及产生一第一控制信号；一周波脱落检测器，用来根据该相位误差信号检测是否周波脱落已经发生及产生一脱落指示信号；一转换单元，用来根据该脱落指示信号转换一第一值及一第二值之间的选择来作为一补偿信号；一累加器，用来累加该补偿信号及产生一第二控制信号；一加法器，用来将该第一控制信号加到该第二控制信号及产生一第三控制信号；及一可控制震荡器，用来产生该输出时钟信号。
文档编号H03L7/085GK1901376SQ20061010774
公开日2007年1月24日 申请日期2006年7月21日 优先权日2005年7月21日
发明者汪炳颖, 杨孟达, 谢享季 申请人:联发科技股份有限公司