技术编号：7867582
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。技术领域本发明属于数字通信技术领域，进一步涉及一种全数字解调器领域中的无时钟提取的位同步系统。本发明不需要提取同步时钟，而是找到收端时钟与发端时钟的偏差时刻点来标识同步后的采样数据的有效性，可用于收发两端时钟源均为低抖动晶振的全数字解调中的位冋步系统。背景技术全数字解调是指整个解调过程都采用数字电路来处理的解调方式。比如在FPGA内部完成数字下变频、位同步、判决等模块。在全数字解调中，大部分的位同步算法利用插值算法提取出同步时钟和同步数据。对数字解调器来说，需要由本地晶振所提供的时钟源重新生成同步时钟以匹配发端时钟...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。