专利名称：全数字解调中无时钟提取的位同步系统的制作方法
技术领域：
本发明属于数字通信技术领域，进一步涉及一种全数字解调器领域中的无时钟提取的位同步系统。本发明不需要提取同步时钟，而是找到收端时钟与发端时钟的偏差时刻点来标识同步后的采样数据的有效性，可用于收发两端时钟源均为低抖动晶振的全数字解调中的位冋步系统。
背景技术：
全数字解调是指整个解调过程都采用数字电路来处理的解调方式。比如在FPGA内部完成数字下变频、位同步、判决等模块。在全数字解调中，大部分的位同步算法利用插值算法提取出同步时钟和同步数据。对数字解调器来说，需要由本地晶振所提供的时钟源重新生成同步时钟以匹配发端时钟，同时同步时钟作为后续解调的时钟源来驱动硬件上的逻辑器件。西安空间无线电技术研究所申请的专利“全数字解调中并行插值位同步系统及同步算法”(申请号200910089660. 0，公布号101610146)公开了一种全数字解调中并行插值位同步系统及同步方法，它采用插值算法实现同步数据的提取，并由本地晶振提取出同步时钟。该方法存在的不足是，全数字解调器中所有硬件逻辑器件的工作频率不是直接对本地晶振分频得到的，即全数字解调器中位同步部分的时钟信号是直接对本地晶振所提供的时钟源分频得到，但信号解调部分的时钟信号不是对本地时钟源而是对新的同步时钟源分频得到。这样对于全数字解调器中所有的硬件逻辑器件需要由同一个时钟源驱动，即所有的硬件逻辑器件的工作频率直接由同一个晶振分频得到的情况并不适用，比如在Xilinx/System Generator环境下进行全数字解调器的开发。
发明内容
本发明的目的在于克服上述已有技术的不足，提出了一种全数字解调中无时钟提取的位同步系统，不需要额外提取出同步时钟作为新的时钟源。本发明同步系统的技术解决方案是全数字解调中无时钟提取的位同步系统，由ADC模块、零值滤波模块一、零值滤波模块二、毛刺滤波模块一、毛刺滤波模块二、有效时刻提取模块、误差信号提取模块、插值计算模块一、插值计算模块二、控制信号计算模块和输出整型模块组成；由前端接收的模拟信号输入ADC模块， 采样后输出的两路信号分别输入零值滤波模块一和零值滤波模块二，零值滤波模块一滤波后输出的信号输入毛刺滤波模块一，零值滤波模块二滤波输出的信号输入毛刺滤波模块二，毛刺滤波模块一滤波后输出的信号分别输入有效时刻提取模块、误差信号提取模块和插值计算模块一，毛刺滤波模块二滤波后输出的信号分别输入有效时刻提取模块、误差信号提取模块和插值计算模块二，有效时刻提取模块输出的信号输入误差信号提取模块和控制信号计算模块，误差信号提取模块输出的信号输入控制信号计算模块，由插值计算模块一、插值计算模块二和控制信号计算模块输出的信号输入输出整型模块，其中零值滤波模块一和零值滤波模块二，毛刺滤波模块一和毛刺滤波模块二，插值计算模块一和插值计算模块二分别在技术方案的实现上完全一致；ADC模块，本地时钟源以发端数据带宽N倍的速率对输入的模拟信号采样，采样后的两路数据携带采样数据符号的冗余信息分别输入给零值滤波模块一和零值滤波模块-* ;零值滤波模块一，对从ADC模块输入的采样数据滤除值为O的点，滤波后的采样数据输入给毛刺滤波模块一；毛刺滤波模块一，对从零值滤波模块一输入的采样数据滤除毛刺，也就是连续相同符号的个数低于N-1的采样数据，滤波后的采样数据分别输入给有效时刻提取模块、误差信号提取模块和插值计算模块一；有效时刻提取模块，从毛刺滤波模块一和毛刺滤波模块二输入的两路采样数据中，提取同时发生符号跳变的最早时刻作为整个位同步系统的有效时刻，从该时刻起将有效信号en置为高电平，将信号en输入给误差信号提取模块和控制信号计算模块；误差信号提取模块，当从有效时刻提取模块输入的信号en为高电平后，从毛刺滤波模块一和毛刺滤波模块二输入的 两路采样数据的符号信息中提取出误差信号，将该误差信号输入给控制信号计算模块；控制信号计算模块，当从有效时刻提取模块输入的信号en为高电平后，从误差信号提取模块输入的误差信号中提取控制信号tre和控制信号re，同时提取指示插值计算模块一和插值计算模块二输出的插值结果中最大符号点位置的信号we，将这三路信号输入给输出整型模块；插值计算模块一，对从毛刺滤波模块一输入的采样数据进行插值处理，将插值的结果输入给输出整型模块；输出整型模块，根据从控制信号计算模块输入的信号we对插值计算模块一和插值计算模块二输出的插值结果进行抽取，将得到的符号最大点分别写入输出整型模块中的FIFOl和FIF02，同时根据控制信号计算模块输入的信号tre和re计算得到FIFOl和FIF02的读使能信号fre，对FIFOl和FIF02输出的数据下采样N倍得到同步后的采样数据，同时对信号fre整型后的信号sfre下采样N倍得到使能信号EN，用来指示同步后的采样数据的有效性，代替同步时钟起到同步的功能。与现有技术相比，本发明具有如下优点第一，由于本发明利用本地时钟源采样的数据符号信息找到本地时钟与发端时钟的偏差时刻点，由使能信号EN指示同步后的采样数据的有效性，故全数字解调器只需要一个时钟源，所有的硬件逻辑器件的工作频率可以直接对本地晶振分频得到，同时以使能信号EN控制器件的工作状态，仅对有效的同步后的采样数据进行解调，因此不需要提取出新的同步时钟源也可以实现位同步。第二，由于本发明利用本地时钟源采样的数据符号的冗余信息来实现位同步，故本发明不仅适用发端为等幅调制的QPSK等系统，也适用于不等幅调制的OFDM等系统。第三，由于本发明中利用FIFO的缓存机制，因此对收端采样时钟超前或滞后发端时钟的情况具有自适应的调整，可以适用于收端采样时钟超前或滞后发端时钟的情况。
图1是本发明系统组成框图；图2是本发明零值滤波模块一的算法流程图；图3是本发明毛刺滤波模块一的算法流程图；图4是本发明毛刺滤波算法解决的情况一的示意图；图5是本发明毛刺滤波算法解决的情况二的示意图；图6是本发明毛刺滤波算法解决的情况三的示意图；图7是本发明误差信号提取模块的算法流程8是本发明控制信号计算模块的算法流程图；图9是本发明控制信号计算模块中计数器F原理示意图；图10是本发明控制信号计算模块中计数器H原理示意图；图11是本发明输出整型模块中计算信号fre的算法流程图；图12是本发明适用的情况一示意图；图13是本发明适用的情况二示意图；图14是本发明收端时钟超前发端时钟情况下的整型模块工作原理示意图；图15是本发明收端时钟滞后发端时钟情况下的整型模块工作原理示意图；图16为本发明算法在QPSK直扩系统中的实现结果图；图17为本发明算法在OFDM系统中的实现结果图。
具体实施例方式如图1所示，全数字解调中无时钟提取的位同步系统由ADC模块、零值滤波模块一、零值滤波模块二、毛刺滤波模块一、毛刺滤波模块二、有效时刻提取模块、误差信号提取模块、插值计算模块一、插值计算模块二、控制信号计算模块和输出整型模块组成；ADC模块以发端数据带宽N倍对模拟信号采样后的两路并行采样数据，分别进入零值滤波模块一和零值滤波模块二，滤除值为O的点。经过零值滤波模块一和零值滤波模块二滤波后的采样数据分别进入毛刺滤波模块一和毛刺滤波模块二滤除毛刺。经过毛刺滤波模块一和毛刺滤波模块二滤波后的采样数据进入有效时刻提取模块得到有效信号en。经过毛刺滤波模块一和毛刺滤波模块二滤波后的采样数据，以及有效信号en进入误差信号提取模块，当信号en为高电平时，由输入的两路采样数据提取出误差信号。误差信号提取模块输出的误差信号和有效时刻提取模块输出的信号en进入控制信号计算模块，计算出指示插值计算模块一和插值计算模块二输出的插值结果中符号最大点位置的信号we，同时计算出用于输出整型的控制信号tre和re。毛刺滤波模块一和毛刺滤波模块二滤波后的采样数据分别进入插值计算模块一和插值计算模块二进行插值处理。在输出整型模块中，控制信号计算模块输入的信号％对插值计算模块一和插值计算模块二输出的插值结果进行抽取，将得到的符号最大点分别写入FIFOl和FIF02，同时根据控制信号计算模块输入的信号tre和re计算得到FIFOl和FIF02的读使能信号fre，对FIFOl和FIF02输出的数据下采样N倍得到同步后的采样数据，同时对信号fre整型后的信号sfre下采样N倍得到使能信号EN，当EN为低电平时表明该点采样值无效，EN为高电平时表明该点采样值有效。下面具体介绍上述各模块在系统中工作的具体实施方式
。
1、ADC 模块以频率fs、周期Ts对输入的模拟信号进行采样，得到两路并行采样数据分别输入给零值滤波模块一和零值滤波模块二，假设发端数据带宽为B，则fs与B满足下列关系fs = BXN其中，N彡3且N为整数，本发明中N = 4。2、零值滤波模块一图2给出了零值滤波模块一的算法流程图，图中Sz (η)是nTs时刻点输入本模块的采样数据，参数η取任意整数，参数j取值为2彡j彡N-1且j为整数，本发明中j取2、3。零值滤波模块一的具体实现过程为
(I)若Sz (η)为非O值且Sz (η)前有连续N个“0”，则将Sz (η_Ν)到Sz (η_1)全部赋值为δ输出，δ的取值不要求正负，模值范围为O. 0001 O. 001，本发明中δ取O. 0001;(2)若 Sz (η)为非 O 值且 Sz (η)前有连续 Ν-1 个 “0”，当 Sz (n-N_l)*Sz (n_N) < O时将Sz(n-N+1)到Sz(n-l)全部赋值为Sz (η-N)输出，当Sz (n_N_l)*Sz (η_Ν)彡O时将Sz (η-Ν+1)到Sz(n-l)全部赋值为Sz (n+1)输出；(3)依次对j从2 N-1取值进行下列处理，若Sz (η)为非O值且Sz (η)前有连续N-j 个 “0”，当 Sz (n-N+j-l)*Sz (n+1)彡 O 且 | Sz (η-Ν+j-l) | 彡 | Sz (n+1) | 时将 Sz (n-N+j)到Sz(n-l)全部赋值为Sz (n+1)输出，当其他情况下满足Sz (η)为非O值且Sz (η)前有连续N-j个“O”的条件时将Sz (n-N+j)到Sz (η-1)全部赋值为Sz (n-N+j-1)输出；(4)当j = N-1判断结束后，等待下一时刻采样点的输入。 零值滤波模块二的实现过程与零值滤波模块一的实现过程一致。3、毛刺滤波模块一图3给出了毛刺滤波模块一的算法流程图，将零值滤波模块一输入的采样数据根据本算法滤除毛刺，即依次滤除连续相同符号的个数为1、2、……、N-2的采样数据，即图4 图6所示的情况，图3中Sc (η)是nTs时刻点输入本模块的采样数据，参数i取值为2彡i彡N-2且i为整数，本发明中取i = 2。毛刺滤波模块一的具体实现过程为(I)若 Sc (η)满足 Sc (η)与 Sc(n_l)异号且 Sc (η)与 Sc (η_2)同号且 Sc(n_l)、Sc(n-3)、->Sc(n-N)同号，即出现图4中圆圈所处的毛刺点，则将Sc (n_l)的毛刺点符号取反输出，图4中的号可同时互换为；(2)若 Sc (η)满足 Sc (η)与 Sc (η_2)异号且 Sc (n)、Sc (n_l)、Sc (n_3)、...、Sc (η_Ν)同号，即出现图5中圆圈所处的毛刺点，则将Sc (n-2)的毛刺点符号取反输出，图5中的
号可同时互换为“_/+”；(3)依次对参数i从2 N-2取值进行下列处理，若Sc (η)满足Sc (η)与Sc (η-1)异号且Sc (η)至Sc(n-1)同号且Sc(n_i)与Sc(n-1-l)异号，同时Sc(n_i)不满足上述条件，即图6中圆圈所处的毛刺点满足条件但Sc (n+i)前的Sc(n+1-l)至Sc (η)不满足条件，则将Sc(n-l)至Sc(n-1)的符号取反输出，图6中的号可同时互换为“-/+” ；(4)当i = N-2判断结束后，等待下一时刻采样点的输入。毛刺滤波模块二的实现过程与毛刺滤波模块一的实现过程相同。
4、有效时刻提取模块从毛刺滤波模块一和毛刺滤波模块二输入的两路采样数据中，提取同时发生符号跳变的最早时刻作为整个位同步系统的有效时刻，从该时刻起将有效信号en置为高电平。5、误差信号提取模块如图7所示，误差信号提取模块的具体实现过程为(I)当有效时刻提取模块输入的信号en为高电平，根据nTs时刻从毛刺滤波模块一输入的采样值I(n)和毛刺滤波模块二输入的采样值Q(n)判断是否同时发生符号的跳变，如果没有则将计数器C和计数器E各自累加I并等待下一采样值的输入，反之将计数器C的值对N取余并输出余数rem3后将计数器C重置为0，同时累加器D累加输出的余数rem3 ；(2)判断余数rem3是否为0，若rem3为O则计数器E累加I并等待下一采样值的输入，若rem3不为O则计数器E将当前值cntl输出后重置为O ;(3)判断输出的cntl是否大于门限值Thl，若cntl ( Thl则等待下一采样值的输入，若cntl > Thl将累加器D当前的值对N取余后输出余数rem4，Thl的取值范围为500 4000，本发明中Thl取2000 ；(4)判断输出的余数rem4是否为P,若rem4 = p则输出rem4后将累加器D重置为0，若rem4不为p则输出N，这里p的取值为O、I或N-1，本发明中p取值为0、1、3。6、控制信号计算模块图8给出了控制信号计算模块的算法流程图，具体实现过程为
(I)根据图9给出的计数器F的工作原理示意图，当信号en为高电平，计数器F以频率fs从O到N-1循环计数，当输入的误差信号为“I”时，表明当前采样时钟超前发端时钟I个Ts，计数器F暂停计数I个Ts的时间，如图9中左侧圆圈所示，当输入的误差信号为“N-1”时，表明当前采样时钟滞后发端时钟I个Ts，计数器F随后计数到N-2后跳过N-1从O重新开始循环计数，即提前I个Ts的时间，如图9中右侧圆圈所示；(2)当计数器F的值从vl跳变到v2时，输出一个Ts宽度的高电平脉冲，其余采样时刻点输出低电平脉冲，由此产生信号we，为保证插值的效果，vl和v2取O到N-1最中间的2个连续值，本发明中vl取I，v2取2 ;(3)将信号we延迟tl个Ts周期后输出作为控制信号tre，由于后续需要FIFO来进行数据整型，FIFO的特性决定了 FIFO当前时刻为空且写使能与读使能均为高电平时，FIFO此时输出无效值且在后续读使能为高电平时输出当前写入的数据，故读使能需要延迟写使能至少I个采样周期，从时延的角度考虑如果tl过大会导致系统时延增大，综合考虑这里取I彡tl彡15且tl为整数；(4)当信号en为高电平后，计数器G以频率fs从O到N_1循环计数，当计数器G的值从vl跳变到v2时，输出一个Ts宽度的高电平脉冲，时延t2个Ts周期后作为控制信号re输出，这里用信号re作为定时信号调整信号tre从FIFOl、FIF02中读出最大符号点的时间，故信号re需要比信号tre滞后一定的时间,从系统时延的角度综合考虑取I < t2 < 15且t2为整数。7、插值计算模块一插值计算模块一的具体实现过程为
(I)根据图10给出的计数器H的工作原理示意图，计数器H对从插值计算模块一输入的采样数据用如下的规则计数计数器H以频率fs从O到N-1循环计数，当采样数据发生符号的跳变时，从O重新开始计数，若前一时刻计数标识为O且当前符号发生跳变与前一时刻数据符号不同，则前一时刻计数标识变为N，即图10中圆圈所示，图10中的号可同时互换为“_/+”；(2)根据计数器H的值进行插值计算，其规则如下当N为偶数时，①当cnt2 (η)幸 O 时，Sil(n) = [Si(n+N/2-cnt2(η))+Si(η+Ν/2-cnt2(η)-1)]/2②当cnt2(n) =0 且 cnt2(n_l)古 N-2 时，Sil(η) = [Si(n+N/2)+Si(n+N·/2-1)]/2③当cnt2 (η) = 0 且 cnt2(n_l) = N_2 时，Sil(η) = [Si(n-N/2)+Si(n-N/2+1)]/2当N为奇数时，①当cnt2 (η)幸 O 时，Sil(η) = [Si(n+(N+1)/2_cnt2(η))+Si(n+(N_l)/2_cnt2 (η)-1)]/2②当cnt2 (η) = 0 且 cnt2(n_l)幸 N-2 时，Sil (η) = [Si (n+(N+1)/2)+Si (n+(N-1)/2-1)]/2③当cnt2 (η) = O 且 cnt2(n_l) = N_2 时，Sil (η) = [Si (n-(N+1)/2)+Si (n-(N-1)/2+1)]/2其中，cnt2(n)表示nTs时刻计数器H的计数值,Sil (η)表示nTs时刻插值计算模块一计算得到的抽值结果，Si (η)表示nTs时刻输入插值计算模块一的采样数据。插值计算模块二的实现过程同插值计算模块一的实现过程。8、输出整型模块输出整型模块的实现过程如下(I)插值计算模块一输出的插值结果作为FIFOl的数据端输入，插值计算模块二输出的插值结果作为FIF02的数据端输入，控制信号计算模块输入的信号we作为FIF01、FIF02的写使能信号，抽取出插值结果中的符号最大点分别写入FIF01、FIF02，对FIF01、FIF02输出的数据下采样N倍后得到同步后的采样数据；(2)根据图11的算法流程图，由控制信号计算模块输入的信号tre和信号re计算得到FIF01、FIF02的读使能信号fre，信号tre为高电平时向输出整型模块中的FIF03写入“ I ”，信号re为高电平时从FIF03中读出一个值，若FIF03为空，则输出“0”，若FIF03不为空，则输出“ I ”，这里FIF03输出的“ 1/0”分别代表了高/低电平作为信号fre ；(3)对信号fre整型得到信号sfre，即将信号re为高电平时从FIF03读出的信号fre的值，赋给信号sfre从该时刻起的N个采样点值，同时对信号sfre下采样N倍得到用来指示同步后的采样数据有效性的使能信号EN，代替同步时钟起到同步的功能，即使能信号EN为高电平时表示从位同步系统输出的同步后的采样数据有效，使能信号EN为低电平时表示无效，因此全数字解调器只需要一个时钟源，所有的硬件逻辑器件的工作频率可以直接对本地晶振分频得到，同时以使能信号EN控制硬件逻辑器件的工作状态，仅对有效的同步后的采样数据进行解调，从而实现位同步。采用本发明系统可以同时解决下列两种不同的情况，下面对两种情况进行描述在图12中，T表不发端时钟周期，Tr表不收端时钟周期，若收发两端时钟源完全一致的情况下T = Tr，但实际中T与Tr存在偏差，且收发两端的时钟本身也会存在抖动，若收端时钟超前发端时钟，收端时钟由于抖动误差的存在，导致累积的误差恰好提前发端时钟I个Tr。当收发两端均采用低抖动晶振作为时钟源时，相对Tr来说该误差累积需要较长一段时间才会达到一个Tr的宽度，本发明的位同步系统会在误差累积达到一个Tr的宽度时，通过使能信号EN来指示该采样点无效。收端时钟超前发端时钟的极限情况是T= (1/N+1)Tr, Tr = N/fs0在图13中，T表示发端采样时钟周期，Tr表示收端采样时钟周期，若收发两端时钟源完全一致的情况下T = Tl·，但是实际中T与Tr存在偏差，且收发两端的时钟本身也会存在抖动，若收端晶振滞后发端晶振，收端时钟由于抖动误差的存在，导致累积的误差恰好滞后发端时钟I个Tr。当收发两端均采用低抖动晶振作为时钟源时，相对Tr来说该误差累积需要较长一段时间才会达到一个Tr的宽度，本发明的位同步系统会在误差累积达到一个Tr的宽度时，通过FIFO缓存保证推迟I个Tr后依次输出有效的采样值。收端时钟滞后发端时钟的极限情况是T = (1-1/N) Tr, Tr = N/fs。根据采用本发明系统可以同时解决的两种不同情况，分别说明本发明通过控制信号tre和re控制最大符号点的输出整型的过程。图14中给出了 N = 4时收端时钟超前发端时钟的极限情况，即T = (l/N+l)Tr,Tr = N/fs = N*Ts，信号tre与抽取出的符号最大点是一一对应的，信号tre为高电平时向FIF03中写入“1”，信 号re左侧圆圈所处的采样点为高电平故读取FIF03的值，此时信号tre向FIF03中写入第一个值，则FIF03输出“O”即信号fre左侧圆圈所处采样点值，信号sfre在NTs范围内复制该采样值，信号re随后依次读取FIF03中的值。随着计算的进行，到达信号re右侧圆圈所处采样点时，FIF03为空，且收端采样时钟累计超前发端采样时钟N个Ts即I个Tr，则FIF03输出“O”即信号fre右侧圆圈所处采样点值，同时对信号sfre下采样N倍得到用来指示同步后的采样数据有效性的使能信号EN，EN为高电平“I”表明从FIFOU FIF02中输出的最大符号点下采样N倍后的同步采样数据有效，EN为低电平“O”表明从FIF01、FIF02中输出的最大符号点下采样N倍后的同步采样数据无效，即FIF01、FIF02为空，故信号fre并未读出最大符号点。图15中给出了 N = 4时收端时钟滞后发端时钟的极限情况，即T = (l-l/N)Tr,Tr = N/fs = N*Ts，信号tre与抽取出的符号最大点是一一对应的，信号tre为高电平时向FIF03中写入“1”，信号re圆圈所处的采样点为高电平故读取FIF03的值，即读取信号tre圆圈所处的采样点的值，FIF03输出该值即信号fre圆圈所处采样点，可以看到此刻信号re已滞后信号tre，即收端采样时钟已滞后发端采样时钟N个Ts即I个Tr，由于FIFO的缓存作用，信号re仍以NTs为周期依次读取FIF03中的值和FIFOl、FIF02中的值。信号sfre在NTs范围内复制该采样值，同时对信号sfre下采样N倍得到用来指示同步后的采样数据有效性的使能信号EN，EN为高电平“I”表明从FIF01、FIF02中输出的最大符号点下采样N倍后的同步采样数据有效，EN为低电平“O”表明从FIF01、FIF02中输出的最大符号点下采样N倍后的同步采样数据无效，即FIFOl、FIF02为空，故信号fre并未读出最大符号点。
下面结合下表对本发明的效果做进一步说明图16为本发明算法应用在QPSK直扩通信系统中的实现结果。图17为本发明算法应用在OFDM系统中的实现结果。其中，发端采用Xilinx XC4VSX55型号的FPGA，数模转换采用TI的DAC5687型号芯片，收端采用Xilinx XC4VSX55型号的FPGA，模数转换采用TI的AD6645型号芯片，收发两端均采用104MHz的低抖动晶振(O. 5ps RMS)。从图16中给出的实验结果可以看出，当信号cntl大于门限值Thl时输出的误差信号值为“1”，说明收端时钟超前发端时钟，该位置也是收端时钟与发端时钟的偏差时刻点，从图16中可以看出偏差时刻点出现的时间间隔是相对稳定的，大约为60000个采样点，由于实验中N为4，故每4个偏差时刻点，使能信号EN指示一个无效的采样点代替同步时钟起到同步的功能。从图17中给出的实验结果可以看出，当信号cntl大于门限值Thl时输出的误差信号值为“I”或“0”，误差信号值为“I”说明收端时钟超前发端时钟，误差信号值为“O”说明收端时钟与发端时钟同步，误差信号值为“I”的位置也是收端时钟与发端时钟的偏差时刻点，从图17中可以看出偏差时刻点出现的时间间隔是相对稳定的，大约为60000个采样点，由于实验中N为4，故每4个偏差时刻点，使能信号EN指示一个无效的采样点代替同步时钟起到同步的功能。根据图16和图17的实验结果可以看到使能信号EN是一致的，说明本发明的位同步系统同样适用于等幅调制的QPSK直扩系统与不等幅调制的OFDM系统。使能信号EN为“O”的采样点也就是本发明的位同步系统所找到的本地时钟与发端时钟的偏差时刻点,标识该采样时刻点的同步后的采样数据为无效，同时使能信号EN控制全数字解调器中信号解调部分的硬件逻辑器件不处理该无效的采样数据，仅对有效的采样数据进行解调。这样全数字解调器中的所有硬件逻辑器件在同一个时钟源的驱动下 ，不需要提取出新的同步时钟源也可以实现位同步。
权利要求
1.全数字解调中无时钟提取的位同步系统，其特征在于由ADC模块、零值滤波模块一、零值滤波模块二、毛刺滤波模块一、毛刺滤波模块二、有效时刻提取模块、误差信号提取模块、插值计算模块一、插值计算模块二、控制信号计算模块和输出整型模块组成； 由前端接收的模拟信号输入ADC模块采样后输出两路信号分别输入零值滤波模块一和零值滤波模块二滤波后分别输入毛刺滤波模块一和毛刺滤波模块二，毛刺滤波模块一滤波后输出的信号分别输入有效时刻提取模块、误差信号提取模块和插值计算模块一，毛刺滤波模块二滤波后输出的信号分别输入有效时刻提取模块、误差信号提取模块和插值计算模块二，有效时刻提取模块输出的信号输入误差信号提取模块和控制信号计算模块，误差信号提取模块输出的信号输入控制信号计算模块，由插值计算模块一、插值计算模块二和控制信号计算模块输出的信号输入输出整型模块； ADC模块，本地时钟源以发端数据带宽N倍的速率对输入的模拟信号采样，采样后的两路数据携带采样数据符号的冗余信息分别输入给零值滤波模块一和二； 零值滤波模块一和二，对从ADC模块输入的采样数据滤除值为O的点，滤波后的采样数据输入给毛刺滤波模块一和二 ； 毛刺滤波模块一和二，对从零值滤波模块一和二输入的采样数据滤除毛刺，也就是连续相同符号的个数低于N-1的采样数据，滤波后的采样数据分别输入给有效时刻提取模块、误差信号提取模块和插值计算模块一和二； 有效时刻提取模块，从毛刺滤波模块一和二输入的两路采样数据中，提取同时发生符号跳变的最早时刻作为整个位同步系统的有效时刻，从该时刻起将有效信号en置为高电平，将信号en输入给误差信号提取模块和控制信号计算模块； 误差信号提取模块，当从有效时刻提取模块输入的信号en为高电平后，从毛刺滤波模块一和二输入的两路采样数据的符号信息中提取出误差信号，将该误差信号输入给控制信号计算模块； 控制信号计算模块，当从有效时刻提取模块输入的信号en为高电平后，从误差信号提取模块输入的误差信号中提取控制信号tre和控制信号re，同时提取指示插值计算模块一和二输出的插值结果中最大符号点位置的信号we，将这三路信号输入给输出整型模块； 插值计算模块一，对从毛刺滤波模块一输入的采样数据进行插值处理，将插值的结果输入给输出整型模块； 输出整型模块，根据从控制信号计算模块输入的信号we对插值计算模块一和二输出的插值结果进行抽取，将得到的符号最大点分别写入输出整型模块中的FIFOl和FIR)2，同时根据控制信号计算模块输入的信号tre和re计算得到FIR)1和FIF02的读使能信号fre，对FIFOl和FIF02输出的数据下采样N倍得到同步后的采样数据，同时对信号fre整型后的信号sfre下采样N倍得到使能信号EN，用来指示同步后的采样数据的有效性，代替同步时钟起到同步的功能。
2.根据权利要求1所述的全数字解调中无时钟提取的位同步系统，其特征在于所述的ADC模块中过采样倍数N的取值范围是N > 3且N为整数。
3.根据权利要求1所述的全数字解调中无时钟提取的位同步系统，其特征在于所述的零值滤波模块一和二的实现过程如下 (1)若Sz (η)为非O值且Sz (η)前有连续N个“0”，则将Sz (η_Ν)到Sz (η-1)全部赋值为δ输出，Sz (η)是nTs时刻点输入本模块的采样数据，参数η取任意整数，参数j取值为2≤j≤N-1且j为整数，δ的取值不要求正负且模值范围为O. OOOl O. 001 ；(2)若Sz (η)为非 O 值且 Sz (η)前有连续 N-1 个 “0”，当 Sz (n-N_l)*Sz (n_N) < O时将Sz(n-N+1)到Sz(n-l)全部赋值为Sz (n_N)输出，当Sz (n_N_l) *Sz (n_N)≥O时将Sz (n-N+1)到Sz(n-l)全部赋值为Sz (n+1)输出； (3)依次对j从2 N-1取值进行下列处理，若Sz(η)为非O值且Sz (η)前有连续N-j个“0”，当 Sz(n-N+j-l)*Sz(n+l)≤ O 且 Sz (η-Ν+j-l) | ≥ Sz (n+1) | 时将 Sz (n-N+j)到Sz (n-1)全部赋值为Sz (n+1)输出，当其他情况下满足Sz (η)为非O值且Sz (η)前有连续N-j个“O”的条件时将Sz (n-N+j)到Sz (η-1)全部赋值为Sz (n_N+j_l)输出； (4)当i= N-1判断结束后，等待下一时刻采样点的输入。
4.根据权利要求1所述的全数字解调中无时钟提取的位同步系统，其特征在于所述的毛刺滤波模块一和二的实现过程如下 (1)若Sc (η)满足 Sc (η)与 Sc(n_l)异号且 Sc (η)与 Sc (η_2)同号且 Sc(n_l)、Sc (n-3), ->Sc(n-N)同号，则将Sc(n_l)的毛刺点符号取反输出，Sc (η)是nTs时刻点输入本模块的采样数据，参数i取值为2 < i < N-2且i为整数；(2)若Sc (η)满足 Sc (η)与 Sc (η_2)异号且 Sc (n)、Sc (n_l)、Sc (n_3)、***>Sc (n-N)同号，则将Sc(n-2)的毛刺点符号取反输出； (3)依次对参数i从2 N-2取值进行下列处理，若Sc(η)满足Sc (η)与Sc (η-1)异号且Sc (η)至Sc(n-1)同号且Sc(n_i)与Sc(n-1-l)异号，同时Sc(n_i)不满足上述条件，则将Sc (η-1)至Sc(n-1)的符号取反输出； (4)当i= N-2判断结束后，等待下一时刻采样点的输入。
5.根据权利要求1所述的全数字解调中无时钟提取的位同步系统，其特征在于所述的误差信号提取模块的实现过程如下 (1)当有效时刻提取模块输入的信号en为高电平,根据nTs时刻从毛刺滤波模块一输入的采样值I(n)和毛刺滤波模块二输入的采样值Q (η)判断是否同时发生符号的跳变，如果没有则将计数器C和计数器E各自累加I并等待下一采样值的输入，反之将计数器C的值对N取余并输出余数rem3后将计数器C重置为0，同时累加器D累加输出的余数rem3 ； (2)判断余数rem3是否为0，若rem3为O则计数器E累加I并等待下一采样值的输入，若rem3不为O则计数器E将当前值cntl输出后重置为O ; (3)判断输出的cntl是否大于门限值Thl，若cntl( Thl则等待下一采样值的输入，若cntl > Thl将累加器D当前的值对N取余后输出余数rem4，Thl的取值范围为500 4000 ； (4)判断输出的余数rem4是否为p，若rem4= p则输出rem4后将累加器D重置为0，若rem4不为p则输出N，这里p的取值为O、I或N-1。
6.根据权利要求1所述的全数字解调中无时钟提取的位同步系统，其特征在于所述的控制信号计算模块的实现过程如下 (I)当信号en为高电平，计数器F以频率fs从O到N-1循环计数，当输入的误差信号为“I”时，表明当前采样时钟超前发端时钟I个Ts，计数器F暂停计数I个Ts的时间，当输入的误差信号为“N-1”时，表明当前采样时钟滞后发端时钟I个Ts，计数器F随后计数到N-2后跳过N-1从O重新开始循环计数，即提前I个Ts的时间； (2)当计数器F的值从vl跳变到v2时，输出一个Ts宽度的高电平脉冲，其余采样时刻点输出低电平脉冲，由此产生信号we，vl和v2取值为O到N-1最中间的2个连续值； (3)将信号we延迟tl个Ts周期后输出作为控制信号tre，tl取值为I彡tl彡15且tl为整数； (4)当信号en为高电平后，计数器G以频率fs从O到N-1循环计数，当计数器G的值从vl跳变到v2时，输出一个Ts宽度的高电平脉冲，时延t2个Ts周期后作为控制信号re输出，t2取值为I彡t2彡15且t2为整数。
7.根据权利要求1所述的全数字解调中无时钟提取的位同步系统，其特征在于所述的插值计算模块一和二的实现过程如下 (1)计数器H同时对从插值计算模块一和二输入的采样数据用如下的规则计数计数器H以频率fs从O到N-1循环计数，当采样数据发生符号的跳变时，从O重新开始计数，若前一时刻计数标识为O且当前符号发生跳变与前一时刻数据符号不同，则前一时刻计数标识变为N ； (2)根据计数器H的值进行插值计算，其规则如下 当N为偶数时，①当cnt2 (η) Φ· O 时，Sil(η) = [Si(n+N/2_cnt2(η))+Si(n+N/2_cnt2(η)-1)]/2②当cnt2 (η) = O 且 cnt2 (n-1)幸 N-2 时，Sil(η) = [Si(η+Ν/2)+Si(η+Ν/2-1)]/2③当cnt2 (η) = O 且 cnt2 (n-1) = N-2 时，Sil(η) = [Si(n-N/2)+Si(n-N/2+1)]/2 当N为奇数时，①当cnt2 (η) Φ· O 时，Sil (η) = [Si(η+(N+1)/2_cnt2(η))+Si(η+(N_l)/2_cnt2(η)-1) ]/2②当cnt2 (η) = O 且 cnt2 (n-1)幸 N-2 时，Sil(η) = [Si(η+(N+1)/2)+Si(η+(N-1)/2-1)]/2③当cnt2 (η) = O 且 cnt2 (n-1) = N-2 时，Sil (η) = [Si(n-(N+1)/2)+Si(n-(N-1)/2+1)]/2 其中，cnt2(n)表示nTs时刻计数器H的计数值,Sil (η)表示nTs时刻本模块输出的插值结果，Si (η)表不nTs时刻输入本模块的米样数据。
8.根据权利要求1所述的全数字解调中无时钟提取的位同步系统，其特征在于所述的输出整型模块的实现过程如下 (1)插值计算模块一输出的插值结果作为FIFOl的数据端输入，插值计算模块二输出的插值结果作为FIF02的数据端输入，控制信号计算模块输入的信号we作为FIFOl、FIF02的写使能信号，抽取出插值结果中的符号最大点分别写入FIF01、FIF02，对FIF01、FIF02输出的数据下采样N倍后得到同步后的采样数据； (2)由控制信号计算模块输入的信号tre和信号re计算得到FIFOl、FIF02的读使能信号fre，信号tre为高电平时向输出整型模块中的FIF03写入“1”，信号re为高电平时从FIF03中读出一个值，若FIF03为空，则输出“O”，若FIF03不为空，则输出“ 1”，这里FIF03输出的“1/0”分别代表了高/低电平作为信号fre ； (3)对信号fre整型得到信号sfre，即将信号re为高电平时从FIF03读出的信号fre的值，赋给信号sfre从该时刻起的N个采样点值，同时对信号sfre下采样N倍得到用来指示同步后的采样数据有效性的使能信号EN，代替同步时钟起到同步的功能，即使能信号EN为高电平时表示从位同步系统输出的同步后的采样数据有效，使能信号EN为低电平时表示无效。
9.根据权利要求1所述的全数字解调中无时钟提取的位同步系统，其特征在于利用本地时钟源采样的数据符号的冗余信息提取出误差信号，根据误差信号得到使能信号EN，从而找到本地时钟与发端时钟的偏差时刻点，使能信号为低电平的采样点也就是偏差时刻点，使能信号EN标识该采样时刻点的同步后采样数据为无效，同时使能信号EN控制全数字解调器中信号解调部分的硬件逻辑器件不处理该无效的采样数据，仅对有效的采样数据进行解调，通过使能信号EN指示同步后的采样数据的有效性来实现位同步，使得全数字解调器中的所有硬件逻辑器件在同一个时钟源的驱动下，不需要提取出新的同步时钟实现位同步。
全文摘要
本发明涉及全数字解调中无时钟提取的位同步系统，由ADC模块、零值滤波模块一和二、毛刺滤波模块一和二、有效时刻提取模块、误差信号提取模块、插值计算模块一和二、控制信号计算模块和输出整型模块组成。ADC模块以发端数据带宽N倍对模拟信号采样后的两路数据分别进入零值滤波模块一和二滤除零值；滤波信号分别进入毛刺滤波模块一和二滤除毛刺进入有效时刻提取模块得到信号en；分别将去毛刺的滤波信号在插值计算模块一和二做插值处理，同时误差信号提取模块得到误差信号；由误差信号和信号en在控制信号计算模块得到控制信号；在输出整型模块中抽取插值结果得到符号最大点，整型输出同步采样数据，并得到使能信号代替同步时钟实现位同步。
文档编号H04L7/00GK103036671SQ20121051724
公开日2013年4月10日 申请日期2012年11月8日 优先权日2012年11月8日
发明者宋彬, 孙南南, 秦浩, 杜飞飞 申请人:西安电子科技大学