技术编号：8020116
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。技术领域本发明涉及各种电子设备使用的。背景技术 配线电路基板一般利用半加成法(Semi-additive method)或减数法(Subtractive method)等制造。通过上述各种方法制造的配线电路基板一般包括由聚酰亚胺薄膜等构成的基体绝缘层、在该基体绝缘膜上形成的导体图案、和覆盖该导体图案的覆盖绝缘层。在现有技术中，为了提高导体图案和覆盖绝缘层的粘结性能，对该导体图案的表面实施粗化处理(例如参照日本专利特开2001-36219号公报和日本专利特开2003-209351号公报)。通过对导体图案的表面实施粗化...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。