专利名称：配线电路基板及其制造方法
技术领域：
本发明涉及各种电子设备使用的配线电路基板及其制造方法。
背景技术：
配线电路基板一般利用半加成法(Semi-additive method)或减数法(Subtractive method)等制造。
通过上述各种方法制造的配线电路基板一般包括由聚酰亚胺薄膜等构成的基体绝缘层、在该基体绝缘膜上形成的导体图案、和覆盖该导体图案的覆盖绝缘层。
在现有技术中，为了提高导体图案和覆盖绝缘层的粘结性能，对该导体图案的表面实施粗化处理(例如参照日本专利特开2001-36219号公报和日本专利特开2003-209351号公报)。
通过对导体图案的表面实施粗化处理，导体图案的表面变成凹凸形状。这样就产生固着效果，可以提高导体图案和覆盖绝缘层的粘结性能。
但是，在上述日本专利特开2001-36219号公报和日本专利特开2003-209351号公报的电路基板(印刷基板)中，信号配线的导体图案表面几乎所有的区域被粗化。其结果是，在上述电路基板的导体图案中传送高频信号(例如100MHz或300MHz以上)的情况下，因趋肤效应造成电流沿导体图案表面的凹凸流动。这样实际的传送路径的长度变长，使高频信号的传送特性恶化。
例如，在具有1GHz频率的高频信号的情况下，电流集中在从导体图案的表面到深度2μm左右的区域。这种情况下，若实施粗化处理的导体图案表面的凹凸大，则实际的传送路径的长度变长，传送特性明显恶化。
此外，如上所述，在不进行导体图案的粗化处理而形成覆盖绝缘层的情况下，没有提高导体图案和覆盖绝缘层的粘结性能。其结果是，在电路基板反复弯曲的弯曲部上，有时在导体图案与覆盖绝缘层之间产生剥离。
发明内容
本发明的目的是提供一种不使传送特性恶化，可以提高导体图案和覆盖绝缘层的粘结性能的配线电路基板及其制造方法。
(1)本发明一种方式的配线电路基板，具有在使用时弯曲的弯曲部和在使用时不弯曲的非弯曲部，包括跨越弯曲部和非弯曲部而设置的绝缘层；在绝缘层上形成的配线层；和覆盖配线层而在绝缘层上形成的保护层，其中，弯曲部中的配线层的表面区域被粗化。
在该配线电路基板中，跨越弯曲部和非弯曲部而设置绝缘层。在绝缘层上形成配线层。在绝缘层上形成的覆盖配线层的保护层。此外，对弯曲部中的配线层表面区域进行粗化。
这样，由于不是使弯曲部和非弯曲部中的配线层表面的整个区域粗化，所以可以防止高频信号传送特性的恶化。
也就是，由于仅使弯曲部中的配线层表面的区域进行粗化，可以防止实际传送通路的长度变长。这样，不使高频信号的传送特性恶化。
此外，由于使弯曲部中的配线层表面的区域粗化，所以提高了配线层与保护层的粘结特性。这样，可以防止因反复弯曲造成的配线层与保护层的剥离。
(2)被粗化的区域可以包括与配线层和保护层的界面相反一侧的面的区域。在这种情况下，可以充分提高配线层与保护层的粘结特性。
(3)被粗化的区域的高度算术平均高度可以比未粗化的其他区域的算术平均高度大。
在这种情况下，因被粗化可以确保配线层与保护层的足够的粘结性，而且通过没有被粗化的区域能防止高频信号传送特性的恶化。
(4)被粗化区域的算术平均高度可以是1μm以上、3μm以下。
在这种情况下，可以抑制高频信号被粗化区域中的传送特性的恶化，并且可以充分提高配线层和保护层的粘结性能。
(5)配线层在弯曲部中具有相互并排延伸的多个配线层，多个配线层相互相对的面也可以不粗化。
在这种情况下，因邻近效应，电流沿多个配线层相互相对的面流动的情况下，可以防止实际传送通路的长度变长。这样，可以确保多个配线层和保护层的粘结性能，而且可以充分防止因传送通路的长度变长造成高频信号的传送特性恶化。
(6)多个配线层相互相对的面的算术平均高度可以比被粗化的区域的算术平均高度小。
在这种情况下，因邻近效应，电流沿多个配线层相互相对的面流动的情况下，可以防止实际传送通路的长度变长。这样，可以确保多个配线层和保护层的粘结性能，而且可以充分防止因传送通路的长度变长造成高频信号的传送特性恶化。
(7)本发明的其他方式的配线电路基板的制造方法，该配线电路基板具有在使用时弯曲的弯曲部和在使用时不弯曲的非弯曲部，包括在跨越弯曲部和非弯曲部而设置的绝缘层上，形成在弯曲部中的表面区域被粗化的配线层的工序；和在绝缘层上形成保护层，以覆盖弯曲部和非弯曲部中的配线层的工序。
根据该配线电路基板的制造方法，跨越弯曲部和非弯曲部而设置绝缘层。在绝缘层上形成配线层。在绝缘层上形成保护层，以覆盖配线层。此外，使弯曲部中的配线层的表面区域粗化。
这样，由于不是弯曲部和非弯曲部的整个表面区域被粗化，所以可以防止高频信号的传送特性的恶化。
也就是，由于仅使弯曲部上的配线层的表面区域粗化，所以可以防止实际传送通路的长度变长。这样，高频信号的传送特性不恶化。
此外，由于弯曲部上的配线层的表面区域被粗化，所以提高了配线层和保护层的粘结性能。这样，可以防止因反复弯曲造成配线层和保护层的剥离。
(8)形成配线层的工序也可以包括在跨越弯曲部和非弯曲部而设置的绝缘层上形成1个或多个配线层的工序；在除弯曲部之外的配线层的表面区域，形成粗化用的抗蚀层的工序；对未形成粗化用的抗蚀层的配线层的表面区域进行粗化的工序；和去除粗化用的抗蚀层的工序。
在这种情况下，首先跨越弯曲部和非弯曲部而设置绝缘层。然后在除弯曲部之外的配线层的表面区域形成粗化用的抗蚀层。然后对未形成粗化用的抗蚀层的配线层的表面区域进行粗化。此后去除粗化用的抗蚀层。
根据这样的工序，在跨越弯曲部和非弯曲部而设置的绝缘层上，形成弯曲部上的表面区域被粗化的配线层。
(9)形成配线层的工序也可以包括在跨越弯曲部和非弯曲部而设置的绝缘层上形成配线层的工序；对配线层的表面进行粗化的工序；在除非弯曲部之外的配线层的表面区域，形成平滑化用的抗蚀层的工序；进行使未形成平滑化用的抗蚀层的配线层的表面区域平滑化的工序；和去除平滑化用的抗蚀层的工序。
在这种情况下，首先在跨越弯曲部和非弯曲部而设置的绝缘层上形成配线层。然后对配线层表面进行粗化。然后在除非弯曲部之外的配线层的表面区域形成平滑化用的抗蚀层。再进行使未形成平滑化用的抗蚀层的配线层的表面区域平滑。此后去除平滑化用的抗蚀层。
根据这样的工序，在跨越弯曲部和非弯曲部而设置的绝缘层上，形成弯曲部上的表面区域被粗化的配线层。
(10)形成配线层的工序可以包括在跨越弯曲部和非弯曲部而设置的绝缘层上，使用与配线层相反图案的电镀用抗蚀层形成配线层的工序；在非弯曲部中的配线层的表面区域和电镀用的抗蚀层上形成粗化用的抗蚀层的工序；对未形成粗化用的抗蚀层的配线层的表面区域进行粗化的工序；和去除电镀用的抗蚀层和粗化用的抗蚀层的工序。
在这种情况下，在跨越弯曲部和非弯曲部而设置的绝缘层上，使用与配线层相反图案的电镀用抗蚀层形成配线层。然后在非弯曲部上的配线层的表面区域和电镀用的抗蚀层上形成粗化用的抗蚀层。然后使未形成粗化用的抗蚀层的配线层的表面区域粗化。此后去除电镀用的抗蚀层和粗化用的抗蚀层。
根据这样的工序，在跨越弯曲部和非弯曲部而设置的绝缘层上，形成弯曲部上的表面区域被粗化的配线层。
配线层在弯曲部中具有相互并排延伸的多个配线层，多个配线层相互相对的面也可以不粗化。
特别是根据本制造方法，多个配线层相互相对的面不被粗化。因此，在因邻近效应使电流沿多个配线层相互相对的面流动的情况下，可以防止实际传送通路的长度变长。这样，确保了多个配线层和保护层的粘结性能，并可以充分防止因实际传送通路的长度变长而造成的高频信号传送特性的恶化。
(11)形成配线层的工序也可以包括使跨越弯曲部和非弯曲部而设置、包括绝缘层和导体层的叠层板中的导体层的表面进行粗化的工序；在导体层表面的规定区域形成蚀刻用的抗蚀层，除去规定的区域，通过对导体层进行蚀刻，在绝缘层上形成配线层的工序；去除蚀刻用的抗蚀层的工序；在弯曲部中的配线层的表面区域形成平滑化用的抗蚀层的工序；使未形成平滑化用的抗蚀层的配线层的表面区域平滑的工序；和去除平滑化用的抗蚀层的工序。
在这种情况下，使跨越弯曲部和非弯曲部而设置的包括绝缘层和导体层的叠层板上的导体层的表面粗化。然后在导体层表面的规定区域形成蚀刻用的抗蚀层，除规定的区域以外，通过对导体层进行蚀刻，在绝缘层上形成配线层。然后去除蚀刻用的抗蚀层。再在弯曲部上的配线层的表面区域形成平滑化用的抗蚀层。此后使没有形成平滑化用的抗蚀层的配线层的表面区域平滑，去除平滑化用的抗蚀层。
根据这样的工序，在跨越弯曲部和非弯曲部而设置的绝缘层上，形成弯曲部上的表面区域被粗化的配线层。
特别是根据本制造方法，多个配线层相互相对的面不被粗化。因此，在因邻近效应使电流沿多个配线层相互相对的面流动的情况下，可以防止实际传送通路的长度变长。这样，确保了多个配线层和保护层的粘结性能，并可以充分防止因实际传送通路的长度变长而造成的高频信号传送特性的恶化。
(12)配线层在弯曲部中具有相互并排延伸的多个配线层，形成配线层的工序包括除多个配线层相互面对的面之外，使弯曲部中的表面区域粗化。
在这种情况下，在因邻近效应使电流沿多个配线层相互相对的面流动的情况下，可以防止实际传送通路的长度变长。这样，确保了多个配线层和保护层的粘结性能，并可以充分防止因实际传送通路的长度变长而造成的高频信号传送特性的恶化。
图1是表示第一～第四实施方式的配线电路基板的整体构成的立体图。
图2是表示用半加成法的配线电路基板的制造方法各工序的示意截面图。
图3是表示在基体绝缘层上形成导体图案后，到制造配线电路基板的各工序的截面图。
图4是通过第一实施方式的配线电路基板的制造方法制造的配线电路基板的A-A线截面(图1)的示意图。
图5是表示在基体绝缘层上形成导体图案后，到制造配线电路基板的各工序的其他例子的截面图。
图6是表示在图2(c)的工序后，到制造配线电路基板的各工序的另外的例子的截面图。
图7是表示到制造第四实施方式的配线电路基板的各工序的截面图。
具体实施例方式
下面参照附图对本发明的实施方式的配线电路基板进行说明。其中，本发明的实施方式的配线电路基板是柔性配线基板。
(1)第一实施方式先对本实施方式和后面叙述的第二～第四实施方式的配线电路基板的整体构成进行说明。
图1是表示第一～第四实施方式的配线电路基板的整体构成的立体图。
如图1所示，本实施方式的配线电路基板100具有使用时弯曲的弯曲部100a和使用时不弯曲的非弯曲部100b。在本实施方式中，在大小不同的两个非弯曲部100b之间设置有弯曲部100a。
弯曲部100a是弯曲的部位或反复弯曲的部位，非弯曲部100b搭载在半导体芯片等之上且不弯曲的部位。
从一个非弯曲部100b到另一个非弯曲部100b，沿大致与弯曲部100a的外形平行地形成有多个(本实施方式中为两个)导体图案2。此外，形成有覆盖绝缘层6，以覆盖导体图案2。分别设置端子用开口部7，用于将半导体芯片搭载在各非弯曲部100b上的覆盖绝缘层6上。
各导体图案2的两端部分别在各端子用开口部7中露出。各导体图案2在端子用开口部7中露出的部分为端子部。半导体芯片等分别连接在端子用开口部7中的导体图案2的上述端子部。此外，如上所述，在本实施方式中，导体图案2的数量为两个，但不限于此，例如也可以是三个以上。
在导体图案2的端子部上形成有未图示的电解镀金层。此外，上述电解镀金层可以是含金的单一成分，也可以金为主要成分，含有选自铜(Cu)、铅(Pb)、银(Ag)、锑(Sb)、铋(Bi)、铟(In)、锌(Zn)、铬(Cr)、镍(Ni)、钴(Co)、铁(Fe)、钼(Mo)、锗(Ge)、镓(Ga)和磷(P)等之中的一种以上的元素。
下面参照表示各工序的示意图，对本实施方式的配线电路基板100的制造方法进行说明。
图2是表示半加成法的配线电路基板100的制造方法的各工序的示意截面图。
如图2(a)所示，例如准备由聚酰亚胺薄膜构成的厚度12μm的基体绝缘层1。
然后如图2(b)所示，在基体绝缘层1上利用感光胶膜(Dry FilmResist)等，形成与在后续工序中形成的导体图案2相反的图案的电镀抗蚀层3。
此后，如图2(c)所示，在基体绝缘层1上未形成电镀抗蚀层3的表面上，利用电解铜形成例如18μm厚度的导体图案2。
然后如图2(d)所示，利用剥离等方法去除电镀抗蚀层3。此外，在担心基体绝缘层1与导体图案2的粘结性能的情况下，通过在基体绝缘层1与导体图案2之间设置金属薄膜，可以提高粘结性能。
然后，对在上述图2(d)的工序后，到制造本实施方式的配线电路基板100的各工序进行说明。
图3是表示在基体绝缘层1上形成导体图案2后，到制造配线电路基板100的各工序的截面图。在图3中表示图1的配线电路基板100的C-C线截面中的D区域。
如图3(a)所示，在基体绝缘层1上，跨越弯曲部100a和两个非弯曲部100b而形成规定的导体图案2。
在两个非弯曲部100b的导体图案2上，分别利用感光树脂形成粗化抗蚀层4。也就是如后所述，由于要对弯曲部100a中的导体图案2实施粗化处理，所以在弯曲部100a中的导体图案2上不形成粗化抗蚀层4。此外，关于粗化处理在后面叙述。
接着将图3(a)中在两个非弯曲部100b的导体图案2上分别形成有粗化抗蚀层4的部件，浸渍到粗化处理用的处理液中。如图3(b)所示，通过进行这样的处理，在没有形成粗化抗蚀层4的弯曲部100a的导体图案2的表面上，形成有例如具有凹凸形状的粗化部5。
上述粗化处理用的处理液可以使用例如硫酸和过氧化氢的混合液、碱金属-亚氯酸类(Alkali Chlorous Acid-based)的处理液、或有机酸系的处理液。
硫酸和过氧化氢的混合液的具体的例子可以例举的有MEC公司制的MECBRITE(CB-5004)和MEC V-Bond(B0-7770)、以及Macdermid公司制的ME-605和MultiBond(MB-100)等。
此外，碱金属-亚氯酸类的处理液的具体的例子可以例举的有Macdermid公司制的Omnibond(omnibond 9251)和B0-2000等。此外，有机酸类的处理液的具体的例子可以例举的MEC公司制的MECetchBOND(CZ-8100)等。
此外，粗化部5的表面粗糙度(算术平均高度)Ra优选为1μm～3μm。在本实施方式中，可以使粗化部5的表面粗糙度Ra例如为2μm。此外，所谓的表面粗糙度(算术平均高度)Ra，是在日本工业标准(JISB 0601-1994)中规定的、表示表面粗糙度的参数，例如可以用触针式表面粗糙度计进行测定。除粗化部5之外的导体图案2的区域的表面粗糙度(算术平均高度)Ra比粗化部5的表面粗糙度(算术平均高度)Ra小。
然后如图3(c)所示，利用剥离等方法去除粗化抗蚀层4。然后，除了导体图案2上的端子用的开口部7(图1)的区域以外，在基体绝缘层1和导体图案2上，形成有例如由聚酰亚胺构成的覆盖绝缘层6。这样，覆盖绝缘层6的一部分粘结在弯曲部100a上的导体图案2的表面上形成的粗化部5上。此外，在图3中，在基体绝缘层1上形成的覆盖绝缘层6在截面线的位置关系上在图中没有表示。利用以上方法制造了在弯曲部100a上的导体图案2和覆盖绝缘层6通过粗化部5粘结在一起的配线电路基板100。
在此对这样制造的配线电路基板100的A-A线截面(图1)的示意图进行说明。
图4是通过第一实施方式的配线电路基板100的制造方法制造的配线电路基板100的A-A线截面(图1)的示意图。
如上所述，在本实施方式中，在弯曲部100a中的导体图案2上不形成粗化抗蚀层4，将在基体绝缘层1上形成有导体图案2的部件浸渍到粗化处理用的处理液中。
这样如图4所示，在弯曲部100a的导体图案2上，除了与基体绝缘层1的粘结面(在图4中的下面)以外的面(在图4中的上面和两个侧面)上形成有粗化部5。
(2)第二实施方式下面对第二实施方式的配线电路基板100的制造方法进行说明。
在第二实施方式中，由于到通过半加成法在基体绝缘层1上形成规定的导体图案2的工序与第一实施方式(与图2(a)～(d)相当的工序)相同，省略其说明。
图5是表示在基体绝缘层1上形成导体图案2后，到制造配线电路基板100的各工序的其他例子的截面图。其中，在图5中，表示图1的配线电路基板100的C-C线截面中的D区域。
在基体绝缘层1上，跨越弯曲部100a和两个非弯曲部100b而形成规定的导体图案2。这样将在基体绝缘层1上形成导体图案2的部件，浸渍在与第一实施方式相同的粗化处理用的处理液中。
如图5(a)所示，通过这样的处理，在导体图案2的表面上跨越弯曲部100a和两个非弯曲部100b而形成粗化部5。粗化部5的表面粗糙度(算术平均高度)Ra例如可以为2μm。
然后如图5(b)所示，在弯曲部100a上的导体图案2上形成平滑化抗蚀层8。如后所述，这是为了保留在弯曲部100a上的导体图案2上形成的粗化部5。
然后如图5(c)所示，将在弯曲部100a上的导体图案2上形成平滑化用抗蚀层8的部件，浸渍到平滑处理用的处理液中。这样，分别在两个非弯曲部100b上的导体图案2上形成各粗化部5。
在本实施方式中，上述平滑化处理用的处理液例如可以使用过硫酸钠水溶液、过硫酸铵水溶液或过硫酸钾水溶液。
然后如图5(d)所示，通过剥离等方法去除平滑化用抗蚀层8。然后，除了导体图案2上的端子用的开口部7的区域(图1)以外，在基体绝缘层1和导体图案2上形成覆盖绝缘层6。这样，覆盖绝缘层6的一部分粘结在弯曲部100a上的导体图案2的表面上形成的粗化部5上。此外在图5中，在基体绝缘层1上形成的覆盖绝缘层6在截面线的位置关系上未图示。通过以上方法制造了在弯曲部100a上的导体图案2和覆盖绝缘层6通过粗化部5粘结在一起的配线电路基板100。
此外，这样制造的配线电路基板100的A-A线截面(图1)的示意图与上述图4相同。
(3)第三实施方式下面对第三实施方式的配线电路基板100的制造方法进行说明。
在第三实施方式中，在基体绝缘层1上形成电镀抗蚀层3后，到在该基体绝缘层1上没有形成电镀抗蚀层3的表面上形成导体图案2的工序，由于与第一实施方式(与图2(a)～(c)相当的工序)相同，省略其说明。因此，在下面对上述图2(c)的工序后，到制造本实施方式的配线电路基板100的各工序进行说明。
图6A和图6B是表示图2(c)的工序后，到制造配线电路基板100的各工序另外的例子的截面图。
其中在图6A和图6B中，(A1)和(B1)、(A2)和(B2)、(A3)和(B3)以及(A4)和(B4)分别表示在相同工序中不同区域的截面图。
也就是，(A1)、(A2)、(A3)和(A4)表示图1的配线电路基板100的弯曲部100a上的A-A线截面图，(B1)、(B2)、(B3)以及(B4)表示配线电路基板100的一个非弯曲部100b上的B-B线截面图。此外，下面用B-B线截面图对一个非弯曲部100b上的截面构成进行说明，对于另一个非弯曲部100b上的截面构成，由于与上述构成相同，所以省略其说明。
如图6A(A1)所示，在弯曲部100a中，保持图2(c)的工序中的处理后的状态。
另一方面，如图6A(B1)所示，在非弯曲部100b中，图2(c)的工序中的处理后，在导体图案2上和电镀抗蚀层3上形成粗化抗蚀层4。
然后如图6A(A2)所示，在弯曲部100a中，将在基体绝缘层1上形成有导体图案2和电镀抗蚀层3的部件，浸渍在与第一实施方式相同的粗化处理用的处理液中。这样，在导体图案2的表面上形成粗化部5。此外，导体图案2的侧面由于与电镀抗蚀层3的侧面相连，所以在该导体图案2的侧面不形成粗化部5。此外，粗化部5的表面粗糙度(算术平均高度)Ra例如为2μm。
另一方面，如图6A(B2)所示，在非弯曲部100b中，保持图6A(B1)的工序中的处理后的状态。
然后如图6B(A3)所示，在弯曲部100a中，去除电镀抗蚀层3。
另一方面，如图6B(B3)所示，在非弯曲部100b中，同时去除电镀抗蚀层3和粗化抗蚀层4。
然后如图6B(A4)所示，在弯曲部100a中，在基体绝缘层1上和形成有粗化部5的导体图案2上，形成覆盖绝缘层6。
另一方面，如图6B(B4)所示，在非弯曲部100b中，在基体绝缘层1上和没有形成粗化部5的导体图案2上，也形成覆盖绝缘层6。
按照以上的方法，制造了在弯曲部100a上的导体图案2和覆盖绝缘层6通过粗化部5粘结在一起的配线电路基板100。
(4)第四实施方式下面对第四实施方式的配线电路基板100的制造方法进行说明。
图7A和图7B是表示第四实施方式的到制造配线电路基板100的各工序的截面图。
其中，在图7B中(e1)和(e2)、(f1)和(f2)、(g1)和(g2)分别表示相同工序中的不同区域的截面图。
也就是，(e1)、(f1)和(g1)表示图1的配线电路基板100的弯曲部100a上的A-A线截面图，(e2)、(f2)和(g2)表示配线电路基板100的一个非弯曲部100b上的B-B线截面图。
此外，在图7A(a)～(d)中，由于配线电路基板100的弯曲部100a上的A-A线截面图和一个非弯曲部100b上的B-B线截面图相同，所以仅以一个截面图来表示。此外，下面用B-B线截面图对一个非弯曲部100b上的截面的构成进行说明，关于其他的非弯曲部100b上的截面的构成由于与上述构成相同，所以省略其说明。
如图7A(a)所示，例如准备将具有厚度12μm的聚酰亚胺薄膜构成的基体绝缘层1、以及在该基体绝缘层1上例如由铜箔构成的导体层2a层叠在一起的双层基体材料。
然后如图7A(b)所示，将上述双层基体材料浸渍在与第一实施方式相同的粗化处理用的处理液中(例如32℃)1分钟。这样，除了导体层2a上的与基体绝缘层1粘结面(图7A中的下面)以外的面(上面和两个侧面)上，形成粗化部5。此外，粗化部5的表面粗糙度(算术平均高度)Ra例如为2μm。
然后，为了通过对上述导体层2a进行蚀刻，形成后面叙述的规定的导体图案2，如图7A(c)所示，在除了导体层2a上的蚀刻区域以外的区域上，形成蚀刻用抗蚀层30。
而在通过规定的蚀刻液进行蚀刻处理后，如图7A(d)所示，通过去除蚀刻用抗蚀层30，在基体绝缘层1上形成导体图案2。此外，在形成的导体图案2的表面上，形成有粗化部5。
然后如图7B(e1)所示，在弯曲部100a中，在导体图案2上用感光性树脂形成平滑化用抗蚀层8。
另一方面如图7B(e2)所示，在非弯曲部100b中，保持图7A(d)的工序中的处理后的状态。
在弯曲部100a上的导体图案2上形成有平滑化抗蚀层8的部件，被浸渍到与第二实施方式相同的平滑处理用的处理液中。此后去除平滑化抗蚀层8。
这样就如图7B(f1)所示，在弯曲部100a上保持导体图案2上的粗化部5。另一方面如图7B(f2)所示，在非弯曲部100b上使导体图案2上的粗化部5平滑化而去除。
然后如图7B(g1)所示，在弯曲部100a上，在基体绝缘层1上和形成有粗化部5的导体图案2上形成覆盖绝缘层6。
另一方面如图7B(g2)所示，在非弯曲部100b上，也在基体绝缘层1上和没有形成粗化部5的导体图案2上形成覆盖绝缘层6。
按照以上的方法，制造了在弯曲部100a上的导体图案2和覆盖绝缘层6通过粗化部5粘结在一起的配线电路基板100。
(5)其他实施方式在上述的实施方式中，配线电路基板100的制造方法使用了半加成法，但不限于此，也可以使用减数法或全加成法等其他的方法。
此外如上所述，在配线电路基板100的非弯曲部100b的端子用开口部7中，可以连接半导体芯片，也可以连接其他的配线电路基板。
此外，基体绝缘层1的其他材料的例子有聚乙酰腮(PolyparabanicAcid)薄膜、聚酯薄膜、聚萘二甲酸乙二醇酯(Polyethylene naphthalate)薄膜、聚醚砜薄膜、聚醚亚胺薄膜、聚醚醚酮薄膜等的工程塑料薄膜。
此外，覆盖绝缘层6的其他材料的例子有聚乙酰腮薄膜、聚酯薄膜、聚萘二甲酸乙二醇酯薄膜、聚醚砜薄膜、聚醚亚胺薄膜、聚醚醚酮薄膜等的工程塑料薄膜。覆盖绝缘层6的材料可以与基体绝缘层1的材料相同，也可以不同。
此外，导体图案2的材料不限于铜，可以使用含铜的合金、铝、银等的其他金属材料。
(6)各实施方式的效果在上述各实施方式中，通过粗化处理在配线电路基板100的弯曲部100a上的导体图案2上形成粗化部5。通过在导体图案2上形成的粗化部5，粘结覆盖绝缘层6。
按照这样的构成，可以防止因弯曲部100a和非弯曲部100b上的导体图案2上的区域被粗化，而造成的高频信号(例如100MHz以上或300MHz以上)传送特性的恶化。
也就是，通过仅在弯曲部100a上的导体图案2上的区域形成粗化部5，可以防止实际的传送通路的长度变长。这样，高频信号的传送特性不恶化。
此外，通过在弯曲部100a上的导体图案2上的区域形成粗化部5，可以提高导体图案2和覆盖绝缘层6的粘结性能。这样，可以防止在导体图案2与覆盖绝缘层6之间因弯曲或反复弯曲而产生的剥离。
特别是在第一和第二实施方式的配线电路基板100中，在除与在弯曲部100a上的导体图案2的绝缘层1粘结的面之外的面上，形成粗化部5。这样，可以进一步提高导体图案2和覆盖绝缘层6的粘结性能。
此外，特别是在第三和第四实施方式的配线电路基板100中，在弯曲部100a上的导体图案2的上面上形成粗化部5。这样，还可以防止实际传送通路的长度变长。这样，还可以抑制或防止高频信号的传送特性的恶化。
在这样的第三和第四实施方式的配线电路基板100中，还具有以下的效果。
也就是，在相互邻接的导体图案2中流过相互相反方向的电流的情况下，有时电流沿上述各导体图案2的侧面流动(邻近效应)。因此如上所述，通过在弯曲部100a上的导体图案2的上面上形成粗化部5，可以充分防止实际的传送通路的长度变长。这样，可以抑制或防止高频信号的传送特性的恶化。
(7)权利要求中的各构成要素和实施方式的各部的对应关系下面对权利要求中的各构成要素和实施方式的各构成部的对应的例子进行说明，但本发明不限于下述的例子。
在上述实施方式中，基体绝缘层1是绝缘层的例子，导体图案2是配线层的例子，覆盖绝缘层6是保护层的例子。粗化抗蚀层4是粗化用的抗蚀层的例子，平滑化抗蚀层8是平滑化用的抗蚀层的例子，电镀抗蚀层3是电镀用的抗蚀层的例子，蚀刻抗蚀层30是蚀刻用的抗蚀层的例子。
下面对本发明的实施例和对比例进行说明。
(1)实施例1按照上述第一实施方式制造了配线电路基板100。此外，下面除了具体的设计条件以外，对于与第一实施方式重复的部分省略其说明。
具体设计条件是使基体绝缘层1的厚度为12μm，导体图案2的厚度为18μm。
此外，在粗化处理中，使用MacDermid公司制的MultiBond(MB-100)作为处理液，在32℃下浸渍1分钟。粗化部5的表面粗糙度(算术平均高度)Ra为2μm。
(b)实施例2按照上述第二实施方式制造了配线电路基板100。此外，下面除了具体的设计条件以外，对于与第二实施方式重复的部分省略其说明。
具体设计条件是使基体绝缘层1的厚度为12μm，导体图案2的厚度为18μm。
此外，粗化处理使用与上述实施例1相同的处理液，采用同样的方法进行。粗化部5的表面粗糙度(算术平均高度)Ra为2μm。
此外，在平滑处理中，使用过硫酸钠水溶液作为处理液。
(c)实施例3按照上述第三实施方式制造了配线电路基板100。此外，下面除了具体的设计条件以外，对于与第三实施方式重复的部分省略其说明。
具体设计条件是使基体绝缘层1的厚度为12μm，导体图案2的厚度为18μm。
此外，粗化处理使用与上述实施例1相同的处理液，采用同样的方法进行。粗化部5的表面粗糙度(算术平均高度)Ra为2μm。
(d)实施例4按照上述第四实施方式制造了配线电路基板100。此外，下面除了具体的设计条件以外，对于与第四实施方式重复的部分省略其说明。
具体设计条件是使基体绝缘层1的厚度为12μm，导体图案2a的厚度为20μm。
此外，粗化处理使用与上述实施例1相同的处理液，采用同样的方法进行。粗化部5的表面粗糙度(算术平均高度)Ra为2μm。此外，在平滑处理中，使用与上述实施例2相同的处理液。
(e)对比例1除了不进行粗化处理以外，与上述实施例1相同，制造了配线电路基板。
也就是在本对比例中，由于在基体绝缘层1上形成的导体图案2的表面上，不形成粗化部5，所以弯曲部100a和非弯曲部100b中的导体图案2的整个表面平滑。此外，导体图案2的表面粗糙度(算术平均高度)Ra为不到1.0μm。
(f)对比例2除了不进行平滑处理以外，与上述的实施例2相同，制造了配线电路基板。
也就是，在本对比例中，在弯曲部100a和非弯曲部100b中的导体图案2的整个表面上形成有粗化部5。粗化部5的表面粗糙度(算术平均高度)Ra为2μm。
(g)评价对在实施例1～4中制造的各配线电路基板100、以及在对比例1、2中制造的各配线电路基板进行了弯曲可靠性试验。其中，所谓弯曲可靠性试验是对配线电路基板进行反复弯曲(弯曲动作)后，调查了导体图案2和覆盖绝缘层6之间是否产生剥离的试验。
其结果是在实施例1～4的各配线电路基板100、以及对比例2的配线电路基板的弯曲部100a中，在导体图案2和覆盖绝缘层6之间没有产生剥离，而在对比例1的配线电路基板的弯曲部100a中，在导体图案2与覆盖绝缘层6之间产生剥离。
此外，在实施例1～4的各配线电路基板100、以及对比例1的配线电路基板中，高频特性中在频率1GHz的传送损失为0.1dB/cm，而在对比例2的配线电路基板中，高频特性中在频率1GHz的传送损失为0.5dB/cm，明显恶化。
从以上的结果可以确认，通过仅在弯曲部100a上的导体图案2上的区域形成粗化部5，可以防止实际的传送通路的长度变长，高频信号的传送特性不恶化。
此外可以确认，通过在弯曲部100a上的导体图案2上形成粗化部5，可以提高导体图案2和保护绝缘膜6的粘结性能。
权利要求
1.一种配线电路基板，具有在使用时弯曲的弯曲部和在使用时不弯曲的非弯曲部，其特征在于，包括跨越所述弯曲部和所述非弯曲部而设置的绝缘层；在所述绝缘层上形成的配线层；和覆盖所述配线层而在所述绝缘层上形成的保护层，其中，所述弯曲部中的所述配线层的表面区域被粗化。
2.根据权利要求1所述的配线电路基板，其特征在于被粗化的所述区域包括所述配线层与所述绝缘层的界面和相反一侧的面的区域。
3.根据权利要求1所述的配线电路基板，其特征在于被粗化的所述区域的算术平均高度比未粗化的其他区域的算术平均高度大。
4.根据权利要求3所述的配线电路基板，其特征在于被粗化的所述区域的算术平均高度为1μm以上、3μm以下。
5.根据权利要求1所述的配线电路基板，其特征在于所述配线层具有在所述弯曲部中相互并列延伸的多个配线层，所述多个配线层相互相对的面未被粗化。
6.根据权利要求5所述的配线电路基板，其特征在于所述多个配线层相互相对的面的算术平均高度比被粗化的所述区域的算术平均高度小。
7.一种配线电路基板的制造方法，该配线电路基板具有在使用时弯曲的弯曲部和在使用时不弯曲的非弯曲部，其特征在于，包括在跨越所述弯曲部和所述非弯曲部而设置的绝缘层上，形成在所述弯曲部中的表面区域被粗化的配线层的工序；和在所述绝缘层上形成保护层，以覆盖所述弯曲部和所述非弯曲部中的所述配线层的工序。
8.根据权利要求7所述的配线电路基板的制造方法，其特征在于形成所述配线层的工序包括在跨越所述弯曲部和所述非弯曲部而设置的绝缘层上形成1个或多个配线层的工序；在除所述弯曲部之外的所述配线层的表面区域，形成粗化用的抗蚀层的工序；对未形成所述粗化用的抗蚀层的所述配线层的表面区域进行粗化的工序；和去除所述粗化用的抗蚀层的工序。
9.根据权利要求7所述的配线电路基板的制造方法，其特征在于形成所述配线层的工序包括在跨越所述弯曲部和所述非弯曲部而设置的绝缘层上形成配线层的工序；对所述配线层的表面进行粗化的工序；在除所述非弯曲部之外的所述配线层的表面区域，形成平滑化用的抗蚀层的工序；进行使未形成所述平滑化用的抗蚀层的所述配线层的表面区域平滑化的工序；和去除所述平滑化用的抗蚀层的工序。
10.根据权利要求7所述的配线电路基板的制造方法，其特征在于形成所述配线层的工序包括在跨越所述弯曲部和所述非弯曲部而设置的绝缘层上，使用与所述配线层相反图案的电镀用抗蚀层形成所述配线层的工序；在所述非弯曲部中的所述配线层的表面区域和所述电镀用的抗蚀层上形成粗化用的抗蚀层的工序；对未形成所述粗化用的抗蚀层的所述配线层的表面区域进行粗化的工序；和去除所述电镀用的抗蚀层和所述粗化用的抗蚀层的工序。
11.根据权利要求7所述的配线电路基板的制造方法，其特征在于形成所述配线层的工序包括使跨越所述弯曲部和所述非弯曲部而设置、包括绝缘层和导体层的叠层板中的所述导体层的表面进行粗化的工序；在所述导体层表面的规定区域形成蚀刻用的抗蚀层，除去所述规定的区域，通过对所述导体层进行蚀刻，在所述绝缘层上形成配线层的工序；去除所述蚀刻用的抗蚀层的工序；在所述弯曲部中的配线层的表面区域形成平滑化用的抗蚀层的工序；使未形成所述平滑化用的抗蚀层的所述配线层的表面区域平滑的工序；和去除所述平滑化用的抗蚀层的工序。
12.根据权利要求7所述的配线电路基板的制造方法，其特征在于所述配线层在所述弯曲部中具有相互并排延伸的多个配线层，形成所述配线层的工序包括除所述多个配线层相互面对的面之外，使所述弯曲部中的表面区域粗化。
全文摘要
本发明的配线电路基板具有弯曲部和非弯曲部。跨越弯曲部和非弯曲部而设置基体绝缘层。在绝缘层上形成多个导体图案。在绝缘层上形成覆盖绝缘层，以覆盖多个导体图案。对弯曲部上的多个导体图案的表面区域进行粗化。
文档编号H05K3/38GK101080136SQ20071010552
公开日2007年11月28日 申请日期2007年5月25日 优先权日2006年5月26日
发明者本上满, 花园博行 申请人:日东电工株式会社