阵列基板、阵列基板制造方法和显示装置的制造方法
【专利摘要】本发明公开了一种阵列基板、阵列基板制造方法及显示装置，属于显示技术领域。所述阵列基板包括：衬底基板；所述衬底基板上依次设置有第一电极、第一绝缘层和第二电极；设置有所述第二电极的衬底基板上设置有存储电容，所述存储电容包括：依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，所述第一透明电极与所述第一电极电连接，所述第二透明电极与所述第二电极电连接，因此该第一透明电极和第二透明电极能够形成透明的存储电容，该存储电容不会对像素的透光或者发光区域造成遮挡，因此可以避免存储电容对像素开口区的影响，增大了像素开口率。本发明用于显示图像。
【专利说明】
阵列基板、阵列基板制造方法和显示装置
技术领域
[0001]本发明涉及显示技术领域，特别涉及一种阵列基板、阵列基板制造方法和显示装置。
【背景技术】
[0002]有机发光二极管(英文:0rganic Light-Emitting D1de;简称:0LED)显示装置中的每个像素结构可以包括薄膜晶体管(英文:Thin FiIm Transistor;简称:TFT)、0LED发光单元和存储电容，其中TFT用于驱动OLED发光单元，存储电容用于维持该TFT的栅极电压。
[0003]相关技术中，存储电容一般与TFT共同形成，即存储电容的一个极板可以与TFT的栅极形成于同一层，另一个极板与TFT的源漏极和漏极形成于同一层，且该存储电容的两个极板的材质与TFT采用的电极材质相同。由于TFT漏电流的存在，存储电容所存储的电压会逐渐减小，造成TFT的栅极电位改变，进而影响到流过OLED发光单元的电流和该OLED发光单元的发光亮度，因此通常通过增大存储电容两个极板的面积来增大电容，以增加电压信号的持续时间。
[0004]但是，由于存储电容的两个极板都是不透光材质制成的，增大存储电容两个极板的面积，会减小开口率(每个像素有效的透光/发光区域与全部面积的比例)，影响显示效果O
【发明内容】
[0005]为了解决相关技术中存储电容会对显示装置的开口率造成影响的问题，本发明提供了一种阵列基板、阵列基板制造方法和显示装置。所述技术方案如下:
[0006]第一方面，提供了一种阵列基板，所述阵列基板包括:衬底基板；
[0007]所述衬底基板上依次设置有第一电极、第一绝缘层和第二电极；
[0008]设置有所述第二电极的衬底基板上设置有存储电容，所述存储电容包括:依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，所述第一透明电极与所述第一电极电连接，所述第二透明电极与所述第二电极电连接。
[0009]可选的，所述衬底基板上设置有发光单元；
[0010]所述发光单元包括:依次叠加的下电极、像素定义层、发光层和上电极；
[0011]所述第二透明电极与所述下电极为同一电极。
[0012]可选的，所述像素定义层在所述衬底基板上的正投影与所述第一透明电极在所述衬底基板上的正投影重叠，且与所述第二透明电极在所述衬底基板上的正投影重叠。
[0013]可选的，所述衬底基板上设置有所述发光单元的区域为发光区域，所述衬底基板还包括:透光区域，所述像素定义层在所述衬底基板上的正投影与所述透光区域不重叠；
[0014]所述第一透明电极在所述衬底基板上的正投影与所述透光区域重叠；
[0015]所述第二透明电极在所述衬底基板上的正投影与所述透光区域重叠。
[0016]可选的，所述衬底基板上设置有薄膜晶体管；
[0017]所述第一电极和所述薄膜晶体管中的栅极是在一次构图工艺中形成的；
[0018]设置有所述第一电极和所述栅极的衬底基板上设置有所述第一绝缘层；
[0019]所述第二电极和所述薄膜晶体管中的源漏极是在一次构图工艺中形成的。
[0020]可选的，设置有所述第二电极的衬底基板上设置有多个依次叠加的所述存储电容。
[0021]第二方面，提供了一种阵列基板制造方法，所述方法包括:
[0022]在衬底基板上依次形成第一电极、第一绝缘层和第二电极；
[0023]在形成有所述第二电极的衬底基板上形成存储电容，所述存储电容包括:依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，所述第一透明电极与所述第一电极电连接，所述第二透明电极与所述第二电极电连接。
[0024]可选的，所述在形成有所述第二电极的衬底基板上形成存储电容，包括:
[0025]在形成有所述第二电极的衬底基板上形成第三绝缘层；
[0026]在所述第三绝缘层、所述第二电极和所述第一绝缘层上形成第一过孔；
[0027]在形成有所述第一过孔的衬底基板上形成第一透明电极，所述第一透明电极通过所述第一过孔与所述第一电极电连接；
[0028]在形成有所述第一透明电极的衬底基板上形成第二绝缘层；
[0029]在所述第二绝缘层、所述第一透明电极和所述第三绝缘层上形成第二过孔；
[0030]在形成有所述第二过孔的衬底基板上形成第二透明电极，所述第二透明电极通过所述第二过孔与所述第二电极电连接。
[0031]可选的，在衬底基板上依次形成第一电极、第一绝缘层和第二电极之后，所述方法还包括:
[0032]在所述衬底基板上形成发光单元，所述发光单元包括:依次叠加的下电极、像素定义层、发光层和上电极；
[0033]所述第二透明电极与所述下电极为同一电极。
[0034]可选的，所述像素定义层在所述衬底基板上的正投影与所述第一透明电极在所述衬底基板上的正投影重叠，且与所述第二透明电极在所述衬底基板上的正投影重叠。
[0035]可选的，所述衬底基板上形成有所述发光单元的区域为发光区域，所述衬底基板还包括:透光区域，所述像素定义层在所述衬底基板上的正投影与所述透光区域不重叠；
[0036]所述第一透明电极在所述衬底基板上的正投影与所述透光区域重叠；
[0037]所述第二透明电极在所述衬底基板上的正投影与所述透光区域重叠。
[0038]可选的，所述衬底基板上形成有薄膜晶体管；
[0039]所述在衬底基板上依次形成第一电极、第一绝缘层和第二电极，包括:
[0040]通过一次构图工艺在所述衬底基板上形成所述第一电极和所述薄膜晶体管中的栅极；
[0041]在形成有所述第一电极和所述薄膜晶体管中的栅极的衬底基板上形成第一绝缘层；
[0042]通过一次构图工艺在形成有所述第一绝缘层的衬底基板上形成所述第二电极和所述薄膜晶体管中的源漏极。
[0043]可选的，所述在形成有所述第二电极的衬底基板上形成存储电容，包括:
[0044]在形成有所述第二电极的衬底基板上形成多个依次叠加的存储电容。
[0045]第三方面，提供了一种显示装置，所述显示装置包括如第一方面所述的阵列基板。
[0046]本发明提供的技术方案带来的有益效果是:
[0047]本发明提供了一种阵列基板、阵列基板制造方法及显示装置，该阵列基板包括:衬底基板;该衬底基板上依次设置有第一电极、第一绝缘层和第二电极;设置有该第二电极的衬底基板上设置有存储电容，该存储电容包括:依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，该第一透明电极与该第一电极电连接，该第二透明电极与该第二电极电连接，因此该第一透明电极和第二透明电极能够形成透明的存储电容，该存储电容不会对像素的透光或者发光区域造成遮挡，因此可以避免存储电容对像素开口区的影响，增大了像素开口率。
【附图说明】
[0048]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0049]图1是本发明实施例提供的一种阵列基板的结构示意图；
[0050]图2是本发明实施例提供的另一种阵列基板的结构示意图；
[0051 ]图3是本发明实施例提供的一种阵列基板的俯视图；
[0052]图4-1是本发明实施例提供的又一种阵列基板的结构示意图；
[0053]图4_2是图4_1所不的阵列基板的俯视图；
[0054]图4-3是本发明实施例提供的再一种阵列基板的结构示意图；
[0055]图4_4是图4_3所不的阵列基板的俯视图；
[0056]图5是本发明实施例提供的一种存储电容的结构示意图；
[0057]图6是本发明实施例提供的一种阵列基板制作方法的流程图；
[0058]图7是本发明实施例提供的另一种阵列基板制作方法的流程图。
【具体实施方式】
[0059]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0060]图1是本发明实施例提供的一种阵列基板的结构示意图，如图1所示，该阵列基板包括:
[0061]衬底基板10，该衬底基板上依次设置有第一电极11、第一绝缘层12和第二电极13。
[0062]设置有该第二电极13的衬底基板10上设置有存储电容20，该存储电容20包括:依次叠加的第一透明电极21、第二绝缘层22和第二透明电极23，其中，该第一透明电极21与该第一电极11电连接，该第二透明电极23与该第二电极13电连接。
[0063]综上所述，本发明实施例提供了一种阵列基板，该阵列基板中的存储电容包括依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，该第一透明电极与该第一电极电连接，该第二透明电极与该第二电极电连接，因此该第一透明电极和第二透明电极能够形成透明的存储电容，该存储电容不会对像素的透光区域或者发光区域造成遮挡，因此可以避免存储电容对像素开口区的影响，增大了像素开口率。
[0064]图2是本发明实施例提供的另一种阵列基板的结构示意图，如图2所示，该衬底基板10上设置有发光单元30，该发光单元包括:依次叠加的下电极23、像素定义层31、发光层32和上电极33，从图2中可以看出，该第二透明电极与该下电极为同一电极，也即是，在形成存储电容时，可以利用该发光单元中的下电极作为该存储电容的一个极板，从而减少了该存储电容的制造工艺，并且可以避免增加显示装置的厚度。或者，该第二透明电极与该下电极也可以为独立的两个电极，本发明实施例对此不做限定。此外，在实际应用中，该第二透明电极23与该第二电极13也可以为同一电器属性的电极。其中，该下电极即为该发光单元的阳极，该上电极为该发光单元的阴极。
[0065]图3是本发明实施例提供的一种阵列基板的俯视图，从图2以及图3中可以看出，该像素定义层31在该衬底基板上的正投影与该第一透明电极21在该衬底基板上的正投影重叠，且与该第二透明电极23在该衬底基板上的正投影重叠。其中，重叠可以包括完全重叠或者部分重叠。优选的，如图3所示，该像素定义层31在该衬底基板上的正投影可以位于该第一透明电极21在该衬底基板上的正投影内，且位于该第二透明电极23在该衬底基板上的正投影内。由于该像素定义层31与该下电极23重叠的区域即为每个像素的发光区域(也称为开口区)，由此可知，在本发明实施例中，每个像素中存储电容20的两个极板均与该像素的开口区重叠，不仅显著增加了存储电容的极板面积，且不会对像素的开口率造成影响，从而有效改善了显示装置的显示效果。
[ΟΟ??]图4_1和图4_3是本发明实施例提供的另外两种阵列基板的结构不意图，图4_2为图4-1所不的阵列基板的俯视图，图4-4为图4-3所不的阵列基板的俯视图，如图4-1至图4-4所示，该衬底基板10上形成有发光单元30的区域为发光区域30a，该衬底基板10还包括:透光区域30b，该发光单元30中像素定义层31在衬底基板10上的正投影与该透光区域30b不重叠。参考图4-1和图4-2，该发光单元30中的发光层32在衬底基板10上的正投影与该透光区域30b不重叠，或者，如图4-3和图4-4所示，该发光单元30中的发光层32在衬底基板10上的正投影也可以与该透光区域30b重叠，本发明实施例对此不做限定。
[0067]在本发明实施例中，第一方面，对于图4-1和图4-3所示的包括透光区域的阵列基板，当该发光单元30中上电极33为透明电极，下电极23的反射率较高时，该发光层32发出的光线可以从上电极33透出，该发光单元30为顶发光型，则参考图4-1和图4-2，此时该存储电容20可以形成在衬底基板10上的透光区域30b中，即此时该存储电容20中第一透明电极在该衬底基板10上的正投影可以与该透光区域30b重叠，且该存储电容20中的第二透明电极在该衬底基板10上的正投影也与该透光区域30b重叠，优选的，该存储电容中的第一透明电极和第二透明电极在衬底基板上的正投影可以均位于该透光区域内。由于该存储电容的两个极板均为透明材质，不会对该透光区域30b造成遮挡，因此可以提高该透光区域的开口率。
[0068]第二方面，对于图2、图4-1和图4-3所示的阵列基板，当该发光单元30中的上电极33反射率较高，下电极23透光时，发光层32发出的光线可以从下电极23透出，该发光单元30为底发光型，此时该存储电容20可以设置在衬底基板的发光区域中，由于每个像素中的存储电容20的两个极板均为透明材质，因此存储电容不会对该发光单元30发出的光线造成遮挡，因此可以提高像素发光区域的开口率。
[0069]第三方面，对于图2、图4-1和图4-3所示的阵列基板，当该发光单元30中的下电极23为透明电极，上电极33为半透半反射电极，或者下电极23为半透半反射电极，上电极33为透明电极时，该阵列基板形成的显示装置可以实现透明显示，此时该存储电容20可以设置在衬底基板的发光区域中，也可以设置在该衬底基板的透光区域中，由于每个像素中的存储电容20的两个极板均为透明材质，因此也不会对衬底基板的发光区域或者透光区域造成影响，因此可以提高像素发光区域或者透光区域的开口率。
[0070]可选的，如图2和图3所示，该衬底基板10上设置有薄膜晶体管40，该第一电极11和该薄膜晶体管40中的栅极41是在一次构图工艺中形成的，且该第一电极11与该栅极41的材质相同。从图3中还可以看出，该栅极41与栅极扫描线01电连接。该第一透明电极21通过第一过孔21a与该第一电极11连接。
[0071]参考图2，设置有该第一电极11和该栅极41的衬底基板10上设置有该第一绝缘层12，由于该第一绝缘层12设置于栅极41和有源层43之间，因此该第一绝缘层12也具有栅绝缘层的作用。
[0072]参考图2和图3，该第二电极13和该薄膜晶体管40中的源漏极42是在一次构图工艺中形成的，且该第二电极13与该源漏极42的材质相同。从图3中还可以看出，该源漏极42与数据线02电连接。该第二透明电极23通过第二过孔23a与该第二电极13连接。且该第一电极11和第二电极13在衬底基板上的正投影与该像素定义层31在该衬底基板上的正投影均不重叠，因此可以避免由不透明材质制成的第一电极和第二电极对像素开口区的影响。
[0073]此外，由于该第一透明电极21和第二透明电极23可以分别通过过孔与第一电极和第二电极电连接，因此在衬底基板上形成该存储电容时，可以仅在每个像素的开口区和绑定区(S卩bonding区)形成该第一透明电极和第二透明电极，而无需为该两个透明电极形成长距离走线，从而可以避免走线产生的寄生电容对数据信号传输造成的影响，不仅增大了存储电容的极板面积，也保证了显示装置的显示效果。
[0074]需要说明的是，在实际应用中，在形成该存储电容20中的第二绝缘层22时，可以使得该第二绝缘层22的厚度较薄，并采用较高介电系数的材质形成该第二绝缘层，例如，可以采用二氧化硅Si02(介电系数为3.9)、氮化硅313财(介电系数为7)、氧化铝41203(介电系数为9)、三氧化二钇Y203(介电系数为15)、氧化镧La203 (介电系数为30)、五氧化二钽Ta205(介电系数为26)、二氧化钛Ti02(介电系数为80)、氧化铪Hf02(介电系数为25)或二氧化锆Zr02(介电系数为25)等材质形成该第二绝缘层，以进一步增大该存储电容的电容。
[0075]还需要说明的是，本发明实施例所述的源漏极是指源极或漏极，图3中与数据线02电连接的为薄膜晶体管中的源极，与公共电极线03电连接的为薄膜晶体管中的漏极。
[0076]进一步的，在本发明实施例中，设置有该第二电极的衬底基板10上可以设置有多个依次叠加的存储电容20。如图5所示，其中每个存储电容均由两个极板以及该两个极板之间的绝缘层组成，且该两个极板中的一个极板与第一电极电连接，另一个极板与第二电极电连接，即可形成存储电容。此外，该多个依次叠加的存储电容中，位于最上方的存储电容(即距离衬底基板最远的存储电容)的第二透明电极与发光单元的下电极为同一电极。
[0077]综上所述，本发明实施例提供了一种阵列基板，该阵列基板中的存储电容包括依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，该第一透明电极与该第一电极电连接，该第二透明电极与该第二电极电连接，因此该第一透明电极和第二透明电极能够形成透明的存储电容，该存储电容不会对像素的透光区域或者发光区域造成遮挡，因此可以避免存储电容对像素开口区的影响，并且该存储电容的两个极板可以与像素开口区重叠，因此有效增加了存储电容的极板面积以及像素的开口率。
[0078]图6是本发明实施例提供的一种阵列基板制造方法的流程图，参考图6，该方法可以包括:
[0079]步骤501、在衬底基板上依次形成第一电极、第一绝缘层和第二电极。
[0080]步骤502、在形成有该第二电极的衬底基板上形成存储电容，该存储电容包括:依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，该第一透明电极与该第一电极电连接，该第二透明电极与该第二电极电连接。
[0081]综上所述，本发明实施例提供了一种阵列基板制造方法，该阵列基板中的存储电容采用透明电极形成，因此不会对像素的透光区域或者发光区域造成遮挡，因此可以避免存储电容对像素开口区的影响，增大了像素开口率。
[0082]图7是本发明实施例提供的另一种阵列基板制造方法的流程图，参考图7，该方法可以包括:
[0083]步骤601、通过一次构图工艺在该衬底基板上形成该第一电极和该薄膜晶体管中的栅极。
[0084]如图2所示，通过一次构图工艺在衬底基板10上形成第一电极11和栅极41，达到了减少阵列基板制造工序的效果。
[0085]步骤602、在形成有该第一电极和该薄膜晶体管中的栅极的衬底基板上形成第一绝缘层。
[0086]参考图2，由于该第一绝缘层12形成于栅极41和源漏极42之间，因此也具有栅绝缘层的作用。
[0087]步骤603、通过一次构图工艺在形成有该第一绝缘层的衬底基板上形成该第二电极和该薄膜晶体管中的源漏极。
[0088]如图2所示，通过一次构图工艺在衬底基板10上形成第二电极12和源漏极42，达到了减少阵列基板制造工序的效果。
[0089]步骤604、在形成有该第二电极的衬底基板上形成第三绝缘层。
[0090]示例的，如图2所示，可以在形成有第二电极13的衬底基板上形成第三绝缘层14。需要说明的是，在实际应用中，参考图2以及图3，由于该第一透明电极21在该衬底基板上的正投影与该第二电极13在衬底基板上的正投影不重叠，因此，也可以直接在该第二电极13上形成该第一透明电极21，即无需形成第三绝缘层14。
[0091 ]步骤605、在该第三绝缘层、该第二电极和该第一绝缘层上形成第一过孔。
[0092]步骤606、在形成有该第一过孔的衬底基板上形成第一透明电极，该第一透明电极通过该第一过孔与该第一电极电连接。
[0093]参考图2和图3，该第一透明电极21通过第一过孔21a与第一电极11电连接。
[0094]步骤607、在形成有该第一透明电极的衬底基板上形成第二绝缘层。
[0095]步骤608、在该第二绝缘层、该第一透明电极和该第三绝缘层上形成第二过孔。
[0096]步骤609、在形成有该第二过孔的衬底基板上形成发光单元，该发光单元包括:依次叠加的下电极、像素定义层、发光层和上电极。
[0097]如图2所示，该第二透明电极与该下电极为同一电极23。参考图2和图3，该第二透明电极(即下电极)23通过第二过孔23a与第二电极13电连接。
[0098]可选的，如图2和图3所示，该像素定义层31在该衬底基板10上的正投影与该第一透明电极21在该衬底基板10上的正投影重叠，且与该第二透明电极23在该衬底基板10上的正投影重叠。
[0099]可选的，如图4-1至图4-4所示，该衬底基板10上形成有该发光单元30的区域为发光区域30a，该衬底基板10还包括:透光区域30b;
[0100]该第一透明电极在该衬底基板10上的正投影与该透光区域30b重叠；该第二透明电极在该衬底基板10上的正投影与该透光区域30b重叠。
[0101]可选的，在形成有该第二电极的衬底基板上形成存储电容，包括:
[0102]在形成有该第二电极的衬底基板上形成多个依次叠加的存储电容。
[0103]需要说明的是，上述实施例中所述的一次构图工艺可以包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
[0104]还需要说明的是，本发明实施例提供的阵列基板制造方法，可以用于制造如图1至图5任一所示的阵列基板。
[0105]综上所述，本发明实施例提供了一种阵列基板制造方法，该阵列基板中的存储电容包括依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，该第一透明电极与该第一电极电连接，该第二透明电极与该第二电极电连接，因此该第一透明电极和第二透明电极能够形成透明的存储电容，该存储电容不会对像素的透光区域或者发光区域造成遮挡，因此可以避免存储电容对像素开口区的影响，并且该存储电容的两个极板可以与像素开口区重叠，因此有效增加了存储电容的极板面积以及像素的开口率。
[0106]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种阵列基板，其特征在于，所述阵列基板包括: 衬底基板； 所述衬底基板上依次设置有第一电极、第一绝缘层和第二电极； 设置有所述第二电极的衬底基板上设置有存储电容，所述存储电容包括:依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，所述第一透明电极与所述第一电极电连接，所述第二透明电极与所述第二电极电连接。2.根据权利要求1所述的阵列基板，其特征在于， 所述衬底基板上设置有发光单元； 所述发光单元包括:依次叠加的下电极、像素定义层、发光层和上电极； 所述第二透明电极与所述下电极为同一电极。3.根据权利要求2所述的阵列基板，其特征在于， 所述像素定义层在所述衬底基板上的正投影与所述第一透明电极在所述衬底基板上的正投影重叠，且与所述第二透明电极在所述衬底基板上的正投影重叠。4.根据权利要求2所述的阵列基板，其特征在于，所述衬底基板上设置有所述发光单元的区域为发光区域，所述衬底基板还包括:透光区域，所述像素定义层在所述衬底基板上的正投影与所述透光区域不重叠； 所述第一透明电极在所述衬底基板上的正投影与所述透光区域重叠； 所述第二透明电极在所述衬底基板上的正投影与所述透光区域重叠。5.根据权利要求1至4任一所述的阵列基板，其特征在于，所述衬底基板上设置有薄膜晶体管； 所述第一电极和所述薄膜晶体管中的栅极是在一次构图工艺中形成的； 设置有所述第一电极和所述栅极的衬底基板上设置有所述第一绝缘层； 所述第二电极和所述薄膜晶体管中的源漏极是在一次构图工艺中形成的。6.根据权利要求1至4任一所述的阵列基板，其特征在于， 设置有所述第二电极的衬底基板上设置有多个依次叠加的所述存储电容。7.一种阵列基板制造方法，其特征在于，所述方法包括: 在衬底基板上依次形成第一电极、第一绝缘层和第二电极； 在形成有所述第二电极的衬底基板上形成存储电容，所述存储电容包括:依次叠加的第一透明电极、第二绝缘层和第二透明电极，其中，所述第一透明电极与所述第一电极电连接，所述第二透明电极与所述第二电极电连接。8.根据权利要求7所述的方法，其特征在于，所述在形成有所述第二电极的衬底基板上形成存储电容，包括: 在形成有所述第二电极的衬底基板上形成第三绝缘层； 在所述第三绝缘层、所述第二电极和所述第一绝缘层上形成第一过孔； 在形成有所述第一过孔的衬底基板上形成第一透明电极，所述第一透明电极通过所述第一过孔与所述第一电极电连接； 在形成有所述第一透明电极的衬底基板上形成第二绝缘层； 在所述第二绝缘层、所述第一透明电极和所述第三绝缘层上形成第二过孔； 在形成有所述第二过孔的衬底基板上形成第二透明电极，所述第二透明电极通过所述第二过孔与所述第二电极电连接。9.根据权利要求7所述的方法，其特征在于，在衬底基板上依次形成第一电极、第一绝缘层和第二电极之后，所述方法还包括: 在所述衬底基板上形成发光单元，所述发光单元包括:依次叠加的下电极、像素定义层、发光层和上电极； 所述第二透明电极与所述下电极为同一电极。10.根据权利要求9所述的方法，其特征在于， 所述像素定义层在所述衬底基板上的正投影与所述第一透明电极在所述衬底基板上的正投影重叠，且与所述第二透明电极在所述衬底基板上的正投影重叠。11.根据权利要求9所述的方法，其特征在于，所述衬底基板上形成有所述发光单元的区域为发光区域，所述衬底基板还包括:透光区域，所述像素定义层在所述衬底基板上的正投影与所述透光区域不重叠； 所述第一透明电极在所述衬底基板上的正投影与所述透光区域重叠； 所述第二透明电极在所述衬底基板上的正投影与所述透光区域重叠。12.根据权利要求7至11任一所述的方法，其特征在于，所述衬底基板上形成有薄膜晶体管； 所述在衬底基板上依次形成第一电极、第一绝缘层和第二电极，包括: 通过一次构图工艺在所述衬底基板上形成所述第一电极和所述薄膜晶体管中的栅极； 在形成有所述第一电极和所述薄膜晶体管中的栅极的衬底基板上形成所述第一绝缘层； 通过一次构图工艺在形成有所述第一绝缘层的衬底基板上形成所述第二电极和所述薄膜晶体管中的源漏极。13.根据权利要求7至11任一所述的方法，其特征在于，所述在形成有所述第二电极的衬底基板上形成存储电容，包括: 在形成有所述第二电极的衬底基板上形成多个依次叠加的所述存储电容。14.一种显示装置，其特征在于，所述显示装置包括权利要求1至6任一所述的阵列基板。
【文档编号】H01L27/12GK106057821SQ201610586457
【公开日】2016年10月26日
【申请日】2016年7月22日 公开号201610586457.4, CN 106057821 A, CN 106057821A, CN 201610586457, CN-A-106057821, CN106057821 A, CN106057821A, CN201610586457, CN201610586457.4
【发明人】李全虎
【申请人】京东方科技集团股份有限公司