阵列基板、显示面板和显示面板的测试方法与流程

本发明实施例涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示面板的测试方法。

背景技术：

在显示面板出厂前，需要对显示面板进行视觉检测(vt检测)来检测显示面板能否正常工作。

图1是现有技术中的一种显示面板的结构示意图。参见图1，该显示面板包括显示区100，显示区100设置有多条数据信号线101，非显示区200设置有多个显示焊盘400，显示焊盘400与多条数据信号线101对应连接(具体的连接未示出)。显示面板还包括vt检测电路300,vt检测电路300包括多个薄膜晶体管301、do信号线、de信号线和sw信号线。奇数条数据信号线101通过薄膜晶体管301与do信号线连接，偶数条数据信号线101通过薄膜晶体管301与de信号线连接，薄膜晶体管301的栅极与sw信号线连接。在对显示面板进行vt检测时，通过检测焊盘302向sw信号线提供控制信号，向do信号线和de信号线提供显示信号。sw信号线控制薄膜晶体管301导通，通过do信号线向奇数条数据信号线101充电，通过de信号线向偶数条数据线101充电，进行vt检测。

可见看到，vt检测电路复杂，将占用非显示区200的不少空间，显示面板的下边框不易做窄。而且受显示面板下边框区域的空间的限制，vt检测电路中器件的尺寸不易做大，在检测过程中会出现vt充电能力不足，提供的显示信号对数据信号线101充电不足，显示出现混色的问题，无法有效检测出显示面板的好坏。而且do信号线和de信号线连接有大量的器件，在制作过程容易出现工程esd击伤的问题。

技术实现要素：

本发明提供一种阵列基板、显示面板和显示面板的测试方法，以解决现有vt检测过程中出现的问题，实现显示面板的下窄边框设计。

第一方面，本发明实施例提供了一种阵列基板，该阵列基板包括：

多条显示信号线，位于显示区域；

多个第一焊盘和多个第二焊盘，位于围绕所述显示区域的周边区域，分别与所述多条显示信号线对应连接；

所述周边区域包括主体区域、第一测试区域和第二测试区域；沿第一方向，所述第一测试区域和所述第二测试区域位于所述主体区域的两侧；所述第一焊盘包括第一主体部，所述第二焊盘包括第二主体部；所述第一主体部和所述第二主体部位于所述主体区域，并沿第二方向间隔排布，其中，所述第一方向和所述第二方向垂直；

至少部分所述第一焊盘还包括第一测试部，所述第一测试部位于所述第一测试区域和/或所述第二测试区域；或

至少部分所述第二焊盘还包括第二测试部，所述第二测试部位于所述第一测试区域和/或所述第二测试区域；或

至少部分所述第一焊盘还包括第一测试部，且至少部分所述第二焊盘还包括第二测试部，所述第一测试部位于所述第一测试区域，所述第二测试部位于第二测试区域。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例提供的阵列基板。

第三方面，本发明实施例还提供了一种显示面板的测试方法。其中，所述显示面板包括阵列基板，所述阵列基板包括：

多条显示信号线，位于显示区域；

多个第一焊盘和多个第二焊盘，位于围绕所述显示区域的周边区域，分别与所述多条显示信号线对应连接；

所述周边区域包括主体区域、第一测试区域和第二测试区域；沿第一方向，所述第一测试区域和所述第二测试区域位于所述主体区域的两侧；所述第一焊盘包括第一主体部，所述第二焊盘包括第二主体部；所述第一主体部和所述第二主体部位于所述主体区域，并沿第二方向间隔排布，其中，所述第一方向和所述第二方向垂直；

至少部分所述第一焊盘还包括第一测试部，所述第一测试部位于所述第一测试区域和/或所述第二测试区域；或

至少部分所述第二焊盘还包括第二测试部，所述第二测试部位于所述第一测试区域和/或所述第二测试区域；或

至少部分所述第一焊盘还包括第一测试部，且至少部分所述第二焊盘还包括第二测试部，所述第一测试部位于所述第一测试区域，所述第二测试部位于所述第二测试区域。

所述测试方法包括：

通过各所述第一测试部向与所述第一焊盘连接的显示信号线传输测试信号；

通过各所述第二测试部向与所述第二焊盘连接的显示信号线传输测试信号。

本发明实施例提供的技术方案，通过重新设计第一焊盘和第二焊盘的结构，通过第一焊盘的第一测试部和第二焊盘的第二测试部即可实现对阵列基板形成的显示面板进行vt检测。无需设计do信号线、de信号线和sw信号线和薄膜晶体管，省掉了vt电路，即无需在阵列基板上设置vt检测电路，节省了电路，降低了功耗。节省了vt检测电路占用的显示面板的空间，显示面板易于实现窄下边框。解决了现有vt检测电路驱动能力不足的问题，提高的系统的驱动能力，解决了vt检测电路制程出现esd击伤的问题。现有vt检测过程中，需要通向薄膜晶体管提供控制时序，来实现vt检测过程，而且在显阵列基板组成模组之后，在正常显示过程中，还需要提供控制信号控制vt检测电路中的薄膜晶体管关断。在本发明实施例中，不需要设计特定驱动时序，控制简单。

附图说明

图1是现有技术中一种显示面板的结构示意图；

图2a是本发明实施例提供的一种阵列基板的结构示意图；

图2b是本发明实施例提供的一种阵列基板的结构示意图；

图2c是本发明实施例提供的一种阵列基板的结构示意图；

图2d是本发明实施例提供的一种vt检测示意图；

图2e是本发明实施例提供的另一种vt检测示意图；

图3是本发明实施例提供的一种阵列基板的结构示意图；

图4a是本发明实施例提供的一种阵列基板的结构示意图；

图4b是本发明实施例提供的一种阵列基板的结构示意图；

图4c是本发明实施例提供的一种阵列基板的结构示意图；

图4d是本发明实施例提供的一种阵列基板的结构示意图；

图5a是本发明实施例提供的另一种vt检测示意图；

图5b是本发明实施例提供的另一种vt检测示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图2a是本发明实施例提供的一种阵列基板的结构示意图。参见图2a，该阵列基板，包括：

多条显示信号线111，位于显示区域11；

多个第一焊盘13和多个第二焊盘14，位于围绕显示区域11的周边区域12，分别与多条显示信号线111对应连接。

例如，多个第一焊盘13以及多个第四焊盘14可分别与多条显示信号线111一一对应连接。也可以是一个第一焊盘13对应至少两个显示信号线111，一个第一焊盘13通过多路选择器件与对应的至少两条显示信号线111连接；一个第二焊盘14对应至少两条信号线111，一个第二焊盘14通过多路选择器件与对应的至少两条显示信号线111连接。

周边区域12包括主体区域121、第一测试区域122和第二测试区域123。沿第一方向x，第一测试区域122和第二测试区域123位于主体区域121的两侧，其中，第一方向x可以是显示信号线111的延伸方向；第一焊盘13包括第一主体部131，第二焊盘14包括第二主体部141；第一主体部131和第二主体部141位于主体区域121，并沿第二方向y间隔排布，其中，第一方向x和第二方向y垂直。

至少部分第一焊盘13还包括第一测试部132，第一测试部132位于第一测试区域122和第二测试区域123。

需要说明的是，在图2a中，第一测试区域122位于主体区域121靠近显示信号线111的一侧，第二测试区域123位于主体区域121远离显示信号线111的一侧。也可以是第二测试区域123位于主体区域121靠近显示信号线111的一侧，第一测试区域122位于主体区域121远离显示信号线的一侧。

本发明实施例中，在对阵列基板形成的显示面板进行视觉检测(vt检测)，例如参见图2a，可以将测试装置(例如测试焊盘)压到第一测试区域122和第二测试区域123，与第一测试区域122的第一测试部132接触，与第二测试区域123的第一测试部132接触，将设置于第一测试区域122的第一测试部132短路，设置在第二测试区域123的第一测试部132短路。这样实现了第一焊盘13的短路，可通过测试焊盘向第一测试部132传输显示测试信号，短路的第一测试部132向第一焊盘13对应的显示信号线111充电，实现对显示面板的vt检测。

参见图2b，图2b是本发明实施例提供的另一种阵列基板的结构示意图。在图2b中仅示出了第一焊盘13和第二焊盘14的结构示意。在图2a中，只有第一焊盘13包括第一测试部132，第一测试部132位于第一测试区域122和第二测试区域123。与图2a不同的是，在图2b中，第一焊盘13的第一测试部132仅位于第一测试区域122。也就是说在第二测试区域123不设置第一焊盘13的第一测试部132，可省去第二测试区域123。这样，可以节省阵列基板沿第一方向x的空间，即节省阵列基板下边框(border)的面积，实现窄下边框设计。

图2c是本发明实施例提供的另一种阵列基板的结构示意图。与图2a中相同的地方不再重复说明，与图2a不同的是，第一焊盘13的第一测试部132仅位于第二测试区域123。在第一测试区域122不设置第一焊盘13的第一测试部132，可以省去第一测试区域122。可节省阵列基板沿第一方向x的空间，即节省阵列基板下边框的面积，实现窄下边框设计。

在对图2b或图2c所示的阵列基板组成的显示面板进行vt检测时，可以将测试装置接触第一测试区域122(对于图2b中的阵列基板)，将第一测试区域122的第一测试部132短路。将测试装置压到第二测试区域123(对于图2c中的阵列基板)，将第二测试区域123的第一测试部132短路。通过测试装置向第一测试部132传输显示测试信号，进而向各第一焊盘13对应的显示信号线充电。

示例性的，参见图2d，图2d是本发明实施例提供的一种vt检测示意图。可对图2b所示的阵列基板组成的显示面板进行vt检测。具体地，可使用测试设备上的测试焊盘20覆盖第一测试区域122，测试焊盘20接触设置于第一测试区域122的第一测试部132，将各第一测试部132短路，测试设备上的显示测试信号经测试焊盘20、第一焊盘13的第一测试部132传输至第一焊盘13对应连接的显示信号线111，实现显示面板的vt检测。其中，图2d中示例性的使用一个测试焊盘20。在其它实施方式中，也可使用多个测试焊盘20，例如参见图2e，每个测试焊盘20接触至少一个第一测试部132，可通过各个测试焊盘20短路其接触的第一测试部132。当通过一个测试焊盘20接触所有第一测试部132，向各第一焊盘13连接的显示信号线111进行充电时，可能会造成vt充电能力不足，带来混色问题。使用多个测试焊盘20，可以将第一测试部132分成多组，一个测试焊盘20接触一个组的第一测试部132，确保对显示信号线111的充电能力，提高vt检测的可靠性。

图3是本发明实施例提供的另一种阵列基板的结构示意图。在该阵列基板包括：多条显示信号线111，位于显示区域11；多个第一焊盘13和多个第二焊盘14，位于围绕显示区域11的周边区域12，分别与多条显示信号线111对应连接。例如，多个第一焊盘13以及多个第四焊盘14可分别与多条显示信号线111一一对应连接。也可以是一个第一焊盘13对应至少两个显示信号线111，一个第一焊盘13通过多路选择器件与对应的至少两条显示信号线111连接；一个第二焊盘14对应至少两条信号线111，一个第二焊盘14通过多路选择器件与对应的至少两条显示信号线111连接。周边区域12包括主体区域121、第一测试区域122和第二测试区域123。沿第一方向x，其中第一方向x可以是显示信号线111的延伸方向，第一测试区域122和第二测试区域123位于主体区域121的两侧；第一焊盘13包括第一主体部131，第二焊盘14包括第二主体部141；第一主体部131和第二主体部141位于主体区域121，并沿第二方向y间隔排布，其中，第一方向x和第二方向y垂直。至少部分第二焊盘14还包括第二测试部142，第二测试部142位于第一测试区域122。在另一种实施方式中，第二焊盘14的第二测试部142还可仅位于第二测试区域123；在另一种实施方式中，第二焊盘14的第二测试部142可设置于第一测试区域122和第二测试区域123，即在第一测试区域122和第二测试区域123均设置有第二测试部142。

在上述实施方式中，阵列基板中的第一焊盘13包括第一测试部132或者第二焊盘14包括第二测试部142。在本发明实施例的其他实施方式中，可以是第一焊盘13包括第一测试部132，并且第二焊盘14包括第二测试部142。示例性的，参见图4a，图4a是本发明实施例提供的另一种阵列基板的结构示意图。在该阵列基板中，至少部分第一焊盘13还包括第一测试部132，且至少部分第二焊盘14还包括第二测试部142。第一测试部132位于第一测试区域122，第二测试部142位于第二测试区域123，或者第一测试部132位于第二测试区域123，第二测试部142位于第一测试区域122。

本发明实施例提供的阵列基板，当需要对图4a所示的阵列基板形成的显示面板进行视觉检测(vt检测)，可以将测试装置，例如一测试焊盘压到第一测试区域122，与第一测试区域122的第一测试部132接触，将设置于第一测试区域122的第一测试部132短路，通过短路的第一焊盘13向第一焊盘13对应的显示信号线111传输测试信号；将另一测试焊盘压到第二测试区域123，与第二测试区域123的第二测试部142接触，将设置于第二测试区域123的第二测试部142短路，通过短路的第二焊盘14向第二焊盘14对应的显示信号线111传输测试信号，从而实现对显示面板的vt检测。

现有技术中的第一焊盘13仅包括第一主体部131，第二焊盘14仅包括第二主体部141，第一焊盘13和第二焊盘14间隔排布。无法直接将第一焊盘短路13或者将第二焊盘14短路。本发明实施例提供的技术方案，通过重新设计第一焊盘13和第二焊盘14的结构，通过第一焊盘13的第一测试部132和第二焊盘14的第二测试部14即可实现对阵列基板形成的显示面板进行vt检测。无需设计do信号线、de信号线和sw信号线和薄膜晶体管，省掉了vt电路，即无需在阵列基板上设置vt检测电路，节省了电路，降低了功耗。节省了vt检测电路占用的显示面板的空间，显示面板易于实现窄下边框。解决了现有vt检测电路驱动能力不足的问题，提高的系统的驱动能力，解决了vt检测电路制程出现esd击伤的问题。现有vt检测过程中，需要通向薄膜晶体管提供控制时序，来实现vt检测过程，而且在显阵列基板组成模组之后，在正常显示过程中，还需要提供控制信号控制vt检测电路中的薄膜晶体管关断。在本发明实施例中，不需要设计特定驱动时序，控制简单。

在上述实施例中，可以看到，沿第二方向y，相邻第一测试部132之间的间距大于相邻的第一主体部131和第二主体部141之间的间距，相邻第二测试部142之间的间距大于相邻的第一主体部131和第二主体部141之间的间距。在相邻第一测试部141或者第二测试部142之间的间距满足vt检测要求情况下，可以使用测试探针接触第一测试部132和第二测试部142。实现对每一个第一焊盘13对应连接的显示信号线111和第二焊盘14对应连接的显示信号线111的独立充电，解决同时向多条显示信号线111充电能力不足的问题。

在本发明实施例中，第一主体部131和第二主体部141的形状可以相同，由于第一主体部131和第二主体部141间隔排布，而且第一焊盘13和第二焊盘14一般提供同一类型的信号，需要用于绑定同一柔性电路板(fpc)或者驱动芯片，第一主体部131的形状和第二主体部141的形状相同，易于排布设计，易于用于与fpc或者驱动芯片的绑定。

在本发明实施例中，每一个第一焊盘13的第一主体部131和第一测试部132一体形成，每一个第二焊盘14的第二主体部141和第二测试部142一体形成。也就是说可以在阵列基板上形成第一金属层，刻蚀第一金属层形成第一焊盘13的第一主体部131和第一测试部132。在阵列基板上形成第二金属层，刻蚀第二金属层形成第二焊盘14的第二主体部141和第二测试部142。其中，第一金属层和第二金属层可以是同一层金属层也可以是不同的金属层。

其中，显示信号线111可以是数据信号线。第一焊盘13可与奇数条数据信号线对应连接，第二焊盘14可与偶数条数据信号线连接，通过第一焊盘13的第一测试部132向第一焊盘13传输数据信号，进而向奇数条数据信号线充电；通过第二焊盘14的第二测试部142向第二焊盘14传输数据信号，进而向偶数条数据信号线充电，实现vt检测。

在阵列基板形成模组时，需要在阵列基板上绑定柔性电路板或驱动芯片，例如将柔性电路板或驱动芯片通过第一焊盘13和第二焊盘14绑定在阵列基板。第一焊盘13的第一主体部131和第一测试部132均用于绑定柔性电路板或驱动芯片；和/或第二焊盘14的第二主体部141和第二测试部142均用于绑定柔性电路板或驱动芯片。这样提高了第一焊盘13和第二焊盘14与柔性电路板上的焊盘或者驱动芯片上的焊盘的接触面积，将提高柔性电路板或者驱动芯片绑定的附着力。

图4b是本发明实施例提供的另一种阵列基板的结构示意图。参见图4b，在该阵列基板中，各第一焊盘13均包括第一测试部132，且各第二焊盘14均包括第二测试部142；第一测试部132位于第一测试区域122，并沿第二方向y排布；第二测试部142位于第二测试区域123，并沿第二方向y排布。继续参见图4b，沿第二方向y，第一测试部132的宽度d1可大于等于第一主体部131的宽度d2；第二测试部142的宽度可大于等于第二主体部141的宽度。在进行vt检测过程中，一般是将测试装置，例如测试焊盘与第一测试部132或者第二测试部142接触，第一测试部132的宽度大于第一主体部131的宽度，测试装置在接触第一测试部132或者第二测试部142的时候，增大了测试装置和第一测试部132以及测试装置和第二测试部142的接触面积，防止测试装置和第一测试部以及和第二测试部接触不良，利于显示测试信号的传输，保证对显示面板的可靠检测。

继续参见图4b，沿第二方向y，第一测试部132宽度和相邻第一测试部132之间的间距之和d3大于等于120um，和/或第二测试部142的宽度与相邻第二测试部142之间的间距之和d4大于等于120um。在使用测试焊盘接触第一测试部132或者第二测试部142的时候，类似于将测试焊盘虚假绑定在第一测试部132和第二测试部142上。在现有绑定工艺的基础上，这种绑定一般要求相邻焊盘(第一测试部或者第二测试部)之间的pitch，也就是焊盘的宽度和相邻焊盘之间的间距之和大于等于120um，可有效通过测试焊盘与第一测试部132或者第二测试部142有效传输电信号。本领域技术人员可以理解，这并不是对本发明的第一焊盘13的第一测试部132和第二焊盘14的第二测试部142的限制。在现有虚假绑定工艺的可满足相邻焊盘之间的pitch小于120um时，本发明实施例中的第一测试部132的宽度和相邻第一测试部132之间的间距之和可小于120um，第二测试部142的宽度与相邻第二测试部142之间的间距之和可小于120um。

图4c是本发明实施例提供的另一种阵列基板的结构示意图。参见图4c，在上述实施例的基础上，该阵列基板还包括多条第一连接引线15，第一焊盘13以及第二焊盘14与第一连接引线15一一对应，并通过对应第一连接引线15与显示信号线111连接。其中，第一焊盘13可通过第一测试部132与对应的第一连接引线15连接，第二焊盘14通过第二主体部142与对应的第一连接引线15电连接。其中第一焊盘13连接的第一连接引线15和第二焊盘14连接的第一连接引线15可以同层设置，也可以异层设置。

继续参见图4c，在上述实施例的基础上，该阵列基板还包括多个第三焊盘17，第三焊盘17位于主体区域121，第三焊盘17用于传输触控信号，第三焊盘17可用于连接阵列基板上的触控电极，通过第三焊盘17向触控电极传输触控信号。沿第二方向y，每间隔一个第一主体部131和一个第二主体部141设置一个第三焊盘17。第三焊盘17设置于第一焊盘13和第二焊盘14之间，第三焊盘17通过第二连接引线16与对应的触控电极连接，阵列基板上一般具有较多的第一连接引线15和第二连接引线16，在第三焊盘17设置于第一焊盘13和第二焊盘14之间，第一连接引线15和第二连接引线16可异层绝缘设置，并在空间上交叠，第一连接引线15和第二连接引线16占用阵列基板的宽度可以减小，实现阵列基板的窄边框。其中，第三焊盘17的形状和第一主体部131或者第二主体部141的形状可以相同。

图4d是本发明实施例提供的另一种阵列基板的结构示意图。参见图4d，在上述实施的基础上，该阵列基板还包括多个第四焊盘18，沿第二方向y，第四焊盘18位于多个第一焊盘13以及多个第二焊盘14的至少一侧；图中第四焊盘18位于第一焊盘13以及第二焊盘14的左侧区域，也可位于第一焊盘13以及第二焊盘14的右侧区域；也可在多个第一焊盘13以及多个第二焊盘14的左右两则均设置第四焊盘18。其中，相邻第四焊盘18之间的间距d5大于相邻第一焊盘和第二焊盘之间的间距d6。可通过第四焊盘18向阵列基板传输控制信号，例如时钟控制信号。与第四焊盘18连接的第三连接引线181一般向阵列基板的边缘区域延伸，第三连接引线181从第四焊盘18引出时会有与第一方向x平行的一段走线，这一段走线会占用阵列基板沿第一方向x的长度，这一段走线右侧设置的第一测试部或者第二测试部，不会额外增加阵列基板第一方向的长度。

本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例提供的阵列基板。

本发明实施例还提供了一种显示面板的测试方法，其中，所述显示面板包括阵列基板，所述阵列基板包括：

多条显示信号线，位于显示区域；

多个第一焊盘和多个第二焊盘，位于围绕所述显示区域的周边区域，分别与所述多条显示信号线对应连接；

所述周边区域包括主体区域、第一测试区域和第二测试区域；沿第一方向，所述第一测试区域和所述第二测试区域位于所述主体区域的两侧；所述第一焊盘包括第一主体部，所述第二焊盘包括第二主体部；所述第一主体部和所述第二主体部位于所述主体区域，并沿第二方向间隔排布，其中，所述第一方向和所述第二方向垂直；

至少部分所述第一焊盘还包括第一测试部，所述第一测试部位于所述第一测试区域和/或所述第二测试区域；或

至少部分所述第二焊盘还包括第二测试部，所述第二测试部位于所述第一测试区域和/或所述第二测试区域；或

至少部分所述第一焊盘还包括第一测试部，且至少部分所述第二焊盘还包括第二测试部，所述第一测试部位于所述第一测试区域，所述第二测试部位于所述第二测试区域。

所述测试方法包括：

通过各所述第一测试部向与所述第一焊盘连接的显示信号线传输测试信号；

通过各所述第二测试部向与所述第二焊盘连接的显示信号线传输测试信号。

例如可以通过多个测试探针分别接触第一测试部和第二测试部，通过每一个第一测试部对各第一焊盘对应的显示信号线进行独立充电，通过每一个第二测试部对各第二焊盘对应的显示信号线仅独立充电，提高测试过程的充电能力。

或者使用测试焊盘接触第一测试部，将第一测试部短路，进而同时向第一焊盘对应的显示信号线充电。使用测试焊盘接触第二测试部，将第二测试部短路，进而同时向第二焊盘对应的显示信号线充电。

本发明实施例提供的显示面板的测试方法，可用于对本发明任意实施例提供的显示面板进行检测。

具体地，将至少部分所述第一测试部短路，通过短路的各所述第一测试部向与所述第一焊盘连接的显示信号线传输测试信号。例如，可使用至少一个第一测试焊盘接触各所述第一测试部，通过所述第一测试焊盘向其接触的所述第一测试部传输测试信号。

将至少部分所述第二测试部短路，通过短路的各所述第二测试部向与所述第二焊盘连接的显示信号线传输测试信号。例如使用至少一个第二测试焊盘接触各所述第二测试部，通过所述第二测试焊盘向其接触的所述第二测试部传输测试信号。

示例性的，参见图5a，可使用第一测试焊盘21接触第一测试部132(类似于虚假绑定)，通过第一测试焊盘21向各第一测试部132加载显示测试信号，进而向各第一焊盘13对应连接的显示信号线111充电。可使用第二测试焊盘22接触第二测试部142，通过第二测试焊盘22向各第二测试部142加载显示测试信号，进而向各第二焊盘14对应连接的显示信号线111充电，实现对显示面板的测试。

参见图5b，也可使用两个或者两个以上的第一测试焊盘21，将第一测试部132分成多组，每组包括至少一个第一测试部132，每个第一测试焊盘21接触一个组的第一测试部132，向各组第一测试部132连接的显示信号线111进行充电时。也可使用两个或者两个以上的第二测试焊盘22，将第二测试部142分成多组，每组包括至少一个第二测试部142，每个第二测试焊盘22接触一个组的第二测试部42，向各组第二测试部132连接的显示信号线111进行充电。分成多组进行充电，可解决检测过程对数据线充电能力不足，带来混色问题。

本发明实施例提供技术方案，通过第一焊盘和第二焊盘即可实现对显示面板进行测试，无需设计vt检测电路，可节省vt检测电路，实现显示面板的下窄边框。解决了现有vt检测电路驱动能力不足的问题，提高的系统的驱动能力，解决了vt检测电路制程出现esd击伤的问题。而且在测试过程中，不需要设计特定驱动时序，控制简单。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。