技术编号：8259133
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。目前，在印制电路板(PCB)设计过程中，使用Cadence Allegro软件进行PCB设计时，对单板层叠添加层面信息生成光绘层面，过程繁琐，需要花费大量的时间和精力。进行层面信息的添加，主要通过手动，或从其他PCB板的设计文件中导出后，再导入到的PCB设计的文件中实现，在手动添加或导入完成后，还需要技术人员进行仔细的核实文件的内容。单板叠层的层面信息添加方法，不仅耗时，而且添加的层面信息往往存在错误的地方，影响PCB设计的工作效率。发明内容为了解决上述问...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。