一种生成pcb光绘层面的方法及装置的制造方法
【技术领域】
[0001]本申请涉及印制电路板技术，尤指一种生成印制电路板(PCB)光绘层面的方法及
目.ο
【背景技术】
[0002]目前，在印制电路板(PCB)设计过程中，使用Cadence Allegro软件进行PCB设计时，对单板层叠添加层面信息生成光绘层面，过程繁琐，需要花费大量的时间和精力。进行层面信息的添加，主要通过手动，或从其他PCB板的设计文件中导出后，再导入到的PCB设计的文件中实现，在手动添加或导入完成后，还需要技术人员进行仔细的核实文件的内容。单板叠层的层面信息添加方法，不仅耗时，而且添加的层面信息往往存在错误的地方，影响PCB设计的工作效率。
【发明内容】
[0003]为了解决上述问题，本发明提供一种生成PCB光绘层面的方法及装置，能够快速、准确地实现PCB光绘层面的生成。
[0004]为了达到本发明的目的，本申请提供一种生成PCB光绘层面的方法，包括:
[0005]生成获取单板叠层的层面信息的文件；
[0006]在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
[0007]进一步地，生成获取单板叠层的层面信息的文件为:
[0008]采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件；
[0009]所述可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
[0010]进一步地，单板叠层的层面信息具体包括:剖截面XSect1n中单板叠层的层面信息。
[0011]进一步地，层面信息至少包括:
[0012]单板叠层的地线、元器件走线及电源线的相关参数信息。
[0013]另一方面，本申请还提供一种快速生成PCB光绘层面的装置，包括:生成单元及光绘单元；其中，
[0014]生成单元，用于生成获取单板叠层的层面信息的文件；
[0015]光绘单元，用于在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
[0016]进一步地，生成单元具体用于，
[0017]采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件；
[0018]所述可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
[0019]进一步地，生成单元具体用于，
[0020]生成获取剖截面XSect1n中单板叠层的层面信息的文件。
[0021]与现有技术相比，本发明提供的技术方案，包括:生成获取单板叠层的层面信息的文件；在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板(PCB)光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。本发明通过生成的获取单板叠层的层面信息的文件，在PCB光绘层面上加载包含有单板叠层的层面信息的文件，快速、准确地实现了 PCB光绘层面的生成，节省了时间，避免了采用人工方式生成光绘层面的错误。
【附图说明】
[0022]附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
[0023]图1为本发明生成PCB光绘层面的方法的流程图；
[0024]图2为本发明生成PCB光绘层面的装置的结构框图；
[0025]图3为本发明第一实施例获取单板叠层的层面信息的代码截图；
[0026]图4是本发明第一实施例加载Skill程序生成光绘层面示意图。
【具体实施方式】
[0027]为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
[0028]图1为本发明生成PCB光绘层面的方法的流程图，如图1所示，包括:
[0029]步骤100、生成获取单板叠层的层面信息的文件。
[0030]本步骤中，单板叠层的层面信息具体包括:剖截面(XSect1n)中单板叠层的层面信息。
[0031]生成获取单板叠层的层面信息的文件为:
[0032]采用CADENCE AXLSKILL语言编写并生成的可读取单板叠层的层面信息的执行文件；
[0033]可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
[0034]需要说明的是，采用CADENCE AXLSKILL语言编写的用于在布线工具中执行后，可读取单板叠层的层面信息的执行文件实际上是可以通过CADENCE AXLSKILL中的语句或类从XSect1n中提取获得单板叠层的层面信息的Ski I I程序文件。
[0035]更进一步地，层面信息至少包括:
[0036]单板叠层的地线、元器件走线及电源线的相关参数信息。
[0037]需要说明的是，获取XSect1n中单板叠层的层面信息的方法是指，通过CADENCEAXLSKILL中的语句或类从XSect1n中提取获得的方法，属于编程人员的惯用技术手段。
[0038]步骤101、在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
[0039]需要说明的是，加载包含有获取单板叠层的层面信息的文件的方式为PCB设计人员熟知的加载方式。
[0040]图2为本发明生成PCB光绘层面的装置的结构框图，如图2所示，包括:生成单元及光绘单元；其中，
[0041]生成单元，用于生成获取单板叠层的层面信息的文件；
[0042]光绘单元，用于在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
[0043]生成单元具体用于，采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件；
[0044]可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
[0045]生成单元具体用于，生成获取XSect1n中单板叠层的层面信息的文件。
[0046]以下通过具体实施例对本发明方法进行清楚详细的说明，实施例只用于陈述本发明，并不用于限定本发明的保护范围。
[0047]实施例1
[0048]采用CADENCE AXLSKILL语言编写并生成的可读取单板叠层的层面信息的执行文件；可读取单板叠层的层面信息的执行文件在布线工具中加载执行。可读取单板叠层的层面信息的执行文件在本实施例中指Skill程序，
[0049]图3为本发明第一实施例获取单板叠层的层面信息的代码截图，如图3所示，通过截图中采用CADENCE AXLSKILL编写的语句，可以读取XSect1n中单板叠层的层面信息，具体的包含:单板叠层的地线、元器件走线及电源线的相关参数信息。
[0050]将生成的Skill程序加载到布线工具中；
[0051]运行布线工具，运行加载Skill程序，通过运行Skill程序获取XSect1n中单板叠层的层面信息；
[0052]图4是本发明第一实施例加载Skill程序生成光绘层面示意图，如图4所示，加载Skill程序时，在布线工具会弹出Skill程序的窗口，在弹出的窗口中输入获取的XSect1n中单板叠层的层面信息，点击add按钮，即可以获取单板叠层的层面信息。
[0053]在PCB光绘层面上加载获取的单板叠层的层面信息，实现快速的生成PCB光绘层面。
[0054]虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本申请，如本发明实施方式中的具体的实现方法。任何本申请所属领域内的技术人员，在不脱离本申请所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
【主权项】
1.一种生成PCB光绘层面的方法，其特征在于，包括: 生成获取单板叠层的层面信息的文件； 在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
2.根据权利要求1所述的方法，其特征在于，所述生成获取单板叠层的层面信息的文件为: 采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件； 所述可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
3.根据权利要求1或2所述的方法，其特征在于，所述单板叠层的层面信息具体包括:剖截面XSect1n中单板叠层的层面信息。
4.根据权利要求1所述的方法，其特征在于，所述层面信息至少包括: 单板叠层的地线、元器件走线及电源线的相关参数信息。
5.一种快速生成PCB光绘层面的装置，其特征在于，包括:生成单元及光绘单元；其中， 生成单元，用于生成获取单板叠层的层面信息的文件； 光绘单元，用于在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板PCB光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。
6.根据权利要求5所述的装置，其特征在于，所述生成单元具体用于， 采用CADENCE AXLSKILL语言编写并生成可读取单板叠层的层面信息的执行文件； 所述可读取单板叠层的层面信息的执行文件在布线工具中加载执行。
7.根据权利要求5所述的装置，其特征在于，所述生成单元具体用于，生成获取剖截面XSect1n中单板叠层的层面信息的文件。
【专利摘要】本发明公开了一种实现PCB光绘层面的方法及装置，包括：生成获取单板叠层的层面信息的文件；在布线工具中加载执行生成的获取单板叠层的层面信息的文件，以在印制电路板(PCB)光绘层面上加载单板叠层的层面信息，生成PCB光绘层面。发明通过生成的获取单板叠层的层面信息的文件，在PCB光绘层面上加载包含有单板叠层的层面信息的文件，快速、准确地实现了PCB光绘层面的生成，节省了时间，避免了采用人工方式生成光绘层面的错误。
【IPC分类】G06F17-50
【公开号】CN104573262
【申请号】CN201510035816
【发明人】胡立燕, 赵亚民, 李鹏翀
【申请人】浪潮(北京)电子信息产业有限公司
【公开日】2015年4月29日
【申请日】2015年1月23日
【公告号】CN103778296A