技术编号:8261393
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。在传统的系统单芯片(SOC)设计,中央处理单元(CPU),应用层引擎和输入/输出接口是通过一个内存信道桥接器的智能财产(IP)组件来存取该双倍数据速率动态随机存取内存(DDR DRAM)的资源。一个内建自我测试内存的智能财产组件是用在内存智能财产组件子系统的生产测试。如图1所示的传统方式,在一个系统单芯片(SOC) 100中,一个内存信道桥接器105经由一个双倍数据速率动态随机存取内存(DDR DRAM)控制器智能财产组件(IP) 107以及DDR DRA...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。