技术编号：8319066
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。随着芯片应用领域的不断扩展，多时钟逻辑在片上系统中普遍存在。跨时钟域信号的正确发送与接收成为片上系统功能正确、稳定可靠的基本保证。但是由于发送端与接收端时钟的不同步，两者的相位关系可能完全不可控，甚至异步信号的发送会随时发生变化，有可能导致异步信号跳变不能满足接收寄存器的建立/保持时间要求而产生信号的亚稳态现象。由于传统的静态时序分析方式只能对固定相位、固定延迟信号的时序关系进行分析，而逻辑模拟方式也只能对有限的激励空间和特定的延迟条件下的逻辑行为进行观测...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。