技术编号:8396996
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。对于半导体器件中的逻辑电路而言,铜互连层的层数达到数层乃至十数层。随着半导体器件特征尺寸的不断减小,各互连层之间的电容性串音的影响日益显著;为了解决电容性串音的问题,在各互连层之间布置低k介电层(其介电常数通常小于4.0)是一种很好的解决问题的方式。如图1A所示,在形成有前端器件的半导体衬底100上形成有自下而上层叠的蚀刻停止层101和低k介电层102,在低k介电层102中形成有与所述前端器件连通的铜互连结构103,在铜互连结构103中形成有铜互连层104...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。