技术编号:8397004
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。在CSP或QFN等的封装基板中,排列作成有IC、LSI等的电路的多个半导体芯片并利用成模(*一> K )树脂等密封,形成大致长方形的板状。封装基板由切削装置沿着分割预定线切削,形成为与半导体芯片大致相同尺寸的封装。在进行树脂成模时,由于布线基板的伸缩等,分割预定线的位置产生歪斜,因此,在切削时,采用了根据针对分割预定线的对准结果来确定切削位置的所谓检测对准(例如,参照专利文献I)。现有技术文献专利文献专利文献1日本特开2002-033295号公报发明...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。