技术编号:8432246
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 在半导体,通常在晶圆中形成器件结构后,会在晶圆上形成多层互连金 属层和相邻两互连金属层之间的插塞层。其中,对应晶圆器件区的插塞层将器件结构和互 连金属层、将两互连金属层电连接。但是,在形成器件区的插塞层和互连金属层时,还在晶 圆边缘的无器件区上形成伪插塞层和伪金属层,其中晶圆边缘为距晶圆边界1~3μπι范围 的晶圆区域。在现有技术中,由于定义插塞层位置的掩模版上也具有定义伪插塞层位置的 窗口,因此,在形成插塞层的同时,也对应形成了与插塞层同层的伪插塞层,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。