半导体器件及其形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。
【背景技术】
[0002] 在半导体技术领域，通常在晶圆中形成器件结构后，会在晶圆上形成多层互连金 属层和相邻两互连金属层之间的插塞层。其中，对应晶圆器件区的插塞层将器件结构和互 连金属层、将两互连金属层电连接。但是，在形成器件区的插塞层和互连金属层时，还在晶 圆边缘的无器件区上形成伪插塞层和伪金属层，其中晶圆边缘为距晶圆边界1~3μπι范围 的晶圆区域。在现有技术中，由于定义插塞层位置的掩模版上也具有定义伪插塞层位置的 窗口，因此，在形成插塞层的同时，也对应形成了与插塞层同层的伪插塞层，在形成互连金 属层时，也对应形成了与互连金属层同层的伪金属层，但伪插塞层并不与器件结构电连接。 伪插塞层和伪金属层具有优化晶圆边缘质量的作用，使晶圆边缘性能和器件区性能趋同。 对一片晶圆来说，相比于器件区，晶圆边缘的性能不稳定。因此，伪插塞层和伪金属层使晶 圆边缘所承受的应力和器件区的晶圆部分承受的应力基本相同，实现优化晶圆边缘质量。
[0003] 但是，在现有技术中，晶圆边缘的多层伪插塞层和多层伪金属层出现剥落现象。剥 落的伪插塞层和伪金属层散落在它们所在的层间介质层表面，会对同层的插塞层和互连金 属层造成信号串扰，降低层间介质层的绝缘隔离性能。例如，在振荡电路中，剥落的伪插塞 层和伪金属层会感应电磁信号，这会造成振荡电路不稳定。
【发明内容】
[0004] 本发明解决的问题是，在现有技术中，晶圆边缘的多层伪插塞层和多层伪金属层 出现剥落现象。
[0005] 为解决上述问题，本发明提供一种半导体器件的形成方法，该半导体器件的形成 方法包括：
[0006] 提供晶圆，所述晶圆分为器件区和晶圆边缘；
[0007] 在所述晶圆上形成第一介质层；
[0008] 在所述第一介质层中形成对应器件区的第一接触孔、和对应晶圆边缘的第二接触 孔；
[0009] 形成导电层，所述导电层覆盖第一介质层、填充满所述第一接触孔，并填充所述第 二接触孔，所述第二接触孔中的导电层部分具有连通第二接触孔开口和底部的孔洞；
[0010] 形成填充层，所述填充层覆盖所述导电层、填充满所述孔洞；
[0011] 去除所述第一介质层上的导电层部分和填充层部分，所述第一接触孔中剩余的导 电层作为第一层插塞层，所述第二接触孔中剩余的填充层和导电层作为第一层伪插塞层。
[0012] 可选地，还包括：
[0013] 在所述第一介质层上形成对应器件区的第一层互连金属层、和对应晶圆边缘的第 一层伪金属层，所述第一层互连金属层和第一层插塞层电连接，所述第一层伪金属层和所 述第一层伪插塞层电连接；
[0014] 在所述第一介质层上形成第二介质层，所述第二介质层覆盖第一介质层、第一层 互连金属层和第一层伪金属层；
[0015] 在所述第二介质层中形成连通第一层互连金属层的第一通孔、和连通第一层伪金 属层的第二通孔；
[0016] 重复所述形成导电层、填充层和去除所述第一介质层上的导电层部分和填充层部 分的步骤，在所述第一通孔中形成第二层插塞层、和在所述第二通孔中形成第二层伪插塞 层；
[0017] 在所述第二介质层上形成和第二层插塞层电连接的第二层互连金属层、和第二层 伪插塞层电连接的第二层伪金属层。
[0018] 可选地，还包括：
[0019] 重复形成所述第一通孔、第二通孔的步骤、形成第二层插塞层、第二层伪插塞层的 步骤、和形成第二层互连金属层和第二层伪金属层的步骤，在所述第二介质层上形成多层 插塞层、伪插塞层、互连金属层和伪金属层。
[0020] 可选地，所述填充层的材料为Si02、SiN、SiON或等离子体增强氧化硅。
[0021] 可选地，位于所述第一介质层上的填充层的厚度范围为IA~2000A。
[0022] 可选地，形成所述填充层的方法为化学气相沉积。
[0023] 可选地，去除所述第一介质层上的导电层部分和填充层部分的方法为化学机械研 磨或回刻蚀。
[0024] 可选地，所述导电层的材料为钨或铜。
[0025] 可选地，形成所述导电层的方法为化学气相沉积。
[0026] 本发明还提供一种半导体器件，该半导体器件包括：
[0027] 晶圆，所述晶圆分为器件区和晶圆边缘；
[0028] 位于所述晶圆上的第一介质层；
[0029] 位于所述第一介质层中对应器件区的第一接触孔、和对应晶圆边缘的第二接触 孔；
[0030] 位于所述第一接触孔的导电层，作为第一层插塞层；
[0031] 位于所述第二接触孔中的导电层，具有连通第二接触孔的底部和开口的孔洞；
[0032] 位于所述孔洞中的填充层，所述第二接触孔中的填充层和导电层作为第一层伪插 塞层。
[0033] 可选地，还包括：
[0034] 位于所述第一介质层中对应器件区的第一层互连金属层、和对应晶圆边缘的第一 层伪金属层，所述第一层互连金属层和第一层插塞层电连接，所述第一层伪金属层和第一 层伪插塞层电连接；
[0035] 位于所述第一介质层上的第二介质层，所述第二介质层覆盖第一介质层、第一层 互连金属层和第一层伪金属层；
[0036] 位于所述第二介质层中连通第一层互连金属层的第一通孔、和连通第一层伪金属 层的第二通孔；
[0037] 位于所述第一通孔中的导电层，作为第二层插塞层；
[0038] 位于所述第二通孔中的导电层和为导电层所包围的填充层，作为第二层伪插塞 层；
[0039] 位于所述第二介质层上和第二层插塞层电连接的第二层互连金属层、和第二层伪 插塞层电连接的第二层伪金属层。
[0040] 可选地，还包括：位于所述第二介质层上的多层插塞层、伪插塞层、互连金属层和 伪金属层。
[0041] 可选地，所述填充层的材料为Si02、SiN、SiON或等离子体增强氧化硅。
[0042] 可选地，所述导电层的材料为钨或铜。
[0043] 与现有技术相比，本发明的技术方案具有以下优点：
[0044] 在形成导电层的过程中，第二接触孔中的导电层部分具有连通第二接触孔底部和 开口的孔洞。使用本技术方案，填充层填充满孔洞，晶圆上表面不再暴露。去除所述第介质 层上的导电层部分和填充层部分过程，不会对晶圆上表面造成任何损伤。第一层伪插塞层 与晶圆上表面之间具有较强的粘合力，第一层伪插塞层不会出现松动，而且，第一层伪插塞 层中没有孔洞，质地致密，能够承受较大的应力，有效支撑后续在第一介质层上形成的多层 伪插塞层和伪金属层，降低多层伪插塞层和伪金属层出现剥落的风险。这样，确保第一介质 层及上层介质层的绝缘隔离性能较佳。
[0045] 进一步地，在第一介质层上形成第二介质层，并在第二介质层中形成对应晶圆边 缘的第二接触孔，之后使用第一层伪插塞层的形成方法，在第二接触孔中形成第二层伪插 塞层。这样，第二层伪插塞层中的导电层部分和第二接触孔侧壁和底部的粘合力较强，不易 松动、剥落。而且，在后续第二层互连金属层和第二层伪金属层过程中，第二层伪插塞层也 不会被冲刷出来。这保证了第二介质层及上层介质层的绝缘隔离性能。
【附图说明】
[0046] 图1~图9是本发明具体实施例的半导体器件在形成过程中的剖面结示意图。
【具体实施方式】
[0047] 针对现有技术存在的问题，发明人进行了分析，发现：在晶圆中形成器件结构后， 在晶圆上的第一介质层中形成对应器件区的第一接触孔和晶圆边缘的第二接触孔，之后化 学气相沉积钨金属，钨会在第一接触孔和第二接触孔中填充，并覆盖第一介质层。
[0048] 一方面，在沉积钨的过程中，晶圆会被置于基台上，晶圆边缘会被基台上的遮蔽部 件遮住但该遮蔽部件不会与晶圆接触。钨以气相形式在反应腔内扩散，但是第二接触孔被 遮住，钨要通过遮蔽部件和第二接触孔之间缝隙进入第二接触孔，使得第二接触孔中的钨 比第一接触孔中的钨量少。
[0049] 另一方面，在反应腔的真空环境中，钨以气相形式由器件区的中心向晶圆边缘扩 散，也使得晶圆边缘的钨比器件区的钨量少。由于以上两方面原因，第二接触孔中的钨量 少，第二接触孔不能被钨完全填满。又因为，钨在第二接触孔中沉积的过程中，是由第二接 触孔的侧壁向中心扩散，但因钨量少，在第二接触孔侧壁之间的中心区域无法被钨填充，而 形成连通第二接触孔底部和开口的孔洞。这样，后续对第一介质层上的钨金属进行化学机 械研磨，形成第一层插塞层和第一层伪插塞层时，研磨液会从第二接触孔的孔洞流