到晶圆 表面，研磨液中的H2O2等腐蚀性液体对晶圆表面的钴等金属造成腐蚀，破坏了第一层伪插 塞层与晶圆表面的粘附，造成第一层伪插塞层的根基不牢固。这样，当后续在第一层伪插塞 层上形成多层伪金属层和伪插塞层时，第一层伪插塞层因承受较大应力而松动，造成第一 层伪插塞层、第一层插塞层上的某一层伪金属层和伪插塞层从预定位置剥落，继而引起连 锁反应，后续的伪金属层和伪插塞层也会接连剥落。
[0050] 再者，当在第一介质层上形成第二介质层，在第二介质层中形成对应器件区的第 一通孔和对应晶圆边缘的第二通孔，并在第一通孔中形成第二层插塞层和在第二通孔中形 成第二层伪插塞层时，在第二层伪插塞层的钨中也会出现同样孔洞，造成第二层伪插塞层 与第二通孔侧壁之间的粘合力减小。而且，在后续形成互连金属层和伪金属层过程中，首先 使用物理气相沉积，在第二介质层上形成金属材料层，由于物理气相沉积填充性能较差，金 属材料在孔洞开口周围聚集而不填充孔洞。之后，在图形化金属材料层形成互连金属层和 伪金属层后，需清洗第二介质层上表面。在清洗过程中，清洗液会通过孔洞，对孔洞周围的 钨形成冲刷，较小的粘合力使第二通孔中的钨被冲刷出来并散落在第二介质层上表面。
[0051] 在现有技术中，为避免剥落问题持续产生和恶化，会选择更换基台。但这不是解决 问题的有效方法，剥落问题还是会产生。
[0052] 为此，本发明技术方案提出了一种新的半导体器件的形成方法。是用该半导体器 件的形成方法，在第一介质层上形成导电层，导电层填充满所述第一接触孔，并填充第二接 触孔，第二接触孔中的导电层部分具有连通第二接触孔底部和开口的孔洞。接着，形成填充 层，使填充层填充满第二接触孔中的孔洞，这样，后续去除第一介质层上的导电层过程，研 磨液不会对第一层接第二接触孔底部的晶圆表面造成腐蚀，使第一层伪插塞层能承受较大 应力，并起到较好的支撑作用。
[0053] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0054] 参照图1，提供晶圆100,晶圆100分为器件区I和晶圆边缘II。晶圆边缘II为距 离晶圆边界1~3μπι范围的晶圆区域，大致呈环形。器件区I为晶圆的核心区域，在器件 区I形成有器件结构（图中未示出），如晶体管，器件区I为晶圆边缘II所包围。
[0055] 在具体实施例中，晶圆100可以为硅晶圆，也可以是锗、锗硅、砷化镓晶圆或绝缘 体上硅晶圆。本领域的技术人员可以根据需要选择晶圆，因此晶圆的类型不应限制本发明 的保护范围。本实施例中的晶圆100选择硅晶圆，因为在硅晶圆上实施本技术方案要比在 上述其他晶圆上实施本技术方案的成本低。
[0056] 继续参照图1，在晶圆100上形成第一介质层101，第一介质层101覆盖晶圆100 和器件结构。
[0057] 在本实施例中，第一介质层101的材料为氧化硅，使用化学气相沉积形成第一介 质层101。
[0058] 参照图2,在第一介质层101种形成对应器件区I的第一接触孔110、和对应晶圆 边缘区域II的第二接触孔120。第一接触孔110将连通器件结构，第二接触孔120和第一 接触孔110在同一步骤中形成。
[0059] 具体地，第一接触孔110和第二接触孔120的形成方法包括：
[0060] 在第一介质层101上形成光刻胶层（图中未不出）；
[0061] 对光刻胶层进行图形化，具体使用曝光、显影工艺，在曝光过程中，掩模版具有定 义第一接触孔位置的窗口和定义第二接触孔位置的窗口，显影后的光刻胶层露出第一接触 孔位置的第一介质层部分和第二接触孔位置的第一介质层部分；
[0062] 以图形化后的光刻胶层为掩模，对第一介质层101进行刻蚀形成第一接触孔110 和第二接触孔120,第一接触孔110与晶圆100中的器件结构连通，第二接触孔120露出晶 圆100上表面。对刻蚀第一介质层101的方法、刻蚀剂等参数，为本领域技术人员所熟知， 不再详述。
[0063] 参照图3,形成导电层102,导电层102覆盖第一介质层101、填充满第一接触孔 110 (参照图2)，并填充第二接触孔120 (参照图2)。但是，受基台的局限性，第二接触孔 120并没有被导电层所填满，在第二接触孔120的导电层部分具有连通第二接触孔120底部 和开口的孔洞130,也就是孔洞130在垂直于晶圆100上表面方向上贯通第二接触孔120， 第二接触孔120中的导电层部分覆盖侧壁和部分底部。
[0064] 在本实施例中，导电层102的材料为钨。在其他实施例中，导电层的材料还可为铜 或其他导电材料。
[0065] 在具体实施例中，使用化学气相沉积形成导电层102。在化学气相沉积过程中，钨 以气相形式进入反应腔内。由于晶圆边缘II获得的钨比器件区I的钨量少，第二接触孔 120中得到的钨比第一接触孔110得到的钨量少。又由于钨首先形成在第一接触孔110侧 壁和第二接触孔120侧壁，第一接触孔110侧壁的钨逐渐向第一接触孔110中心扩散，第二 接触孔120侧壁的钨逐渐向第二接触孔120中心扩散，在第一接触孔110中具有足够的钨 将第一接触孔110填满，但第二接触孔120中没有足够量的钨将第二接触孔120填满，就在 第二接触孔120形成连通晶圆上表面的孔洞130。
[0066] 参照图4,形成填充层103,填充层103覆盖导电层102、并填充满孔洞130 (参照 图3)。
[0067] 在本实施例中，填充层103的材料为等离子体增强氧化娃（Plasma Enhanced Oxide，ΡΕ0Χ)，使用化学气相沉积形成填充层103。相比于导电层102的沉积过程，在沉积 填充层103时，无需使用基台的遮蔽部件遮住孔洞130,填充层103填充满孔洞130。但不 限于此，填充层103的材料还可为Si02、SiN或SiON。在其他实施例中，还可为其他具有较 好填充性的材料。
[0068] 由于孔洞130被填满，后续去除第一介质层上的导电层时，研磨液不会就无法与 晶圆上表面接触。而且后续第一层伪插塞层还能起到良好的支撑作用。
[0069] 在具体实施例中，位于第一介质层101上的填充层103的厚度范围为IA~2000A。 如果填充层103的厚度小于1A,不能将孔洞130完全填满。如果填充层103的厚度大于 2000A,会对后续去除第一介质层上的填充层部分过程造成困难，而且还造成很大浪费。
[0070] 参照图5,去除第一介质层101上的导电层部分和填充层部分，在第一接触孔中剩 余的导电层作为第一层插塞层111，第一层插塞层111和晶体管电连接，第二接触孔中剩余 的填充层和导电层将作为第一层伪插塞层121。
[0071] 在本实施例中，使用化学机械研磨去除第一介质层101上的导电层部分和填充层 部分。但不限于此，还可使用回刻蚀。
[0072] 在化学机械研磨过程中，第二接触孔中的填充层和导电层形成阻挡，研磨液无法 接触晶圆上表面。第一层伪插塞层121与晶圆100上表面之间具有较强的粘附力，第一层 伪插塞层121不会出现松动。而且，第一层伪插塞层121中没有孔洞，质地致密，根基牢固， 能够承受较大的应力，有效支撑后续在第一介质层上形成的多层伪插塞层和伪金属层，避 免多层伪插塞层和伪金属层可能剥落。这样，确保第一介质层的绝缘隔离性能较佳。
[0073] 参照图6,在第一介质层101中形成第一层插塞层111和第一层伪插塞层121后， 还包括：在第一介质层101上形成对应器件区I的第一层互连金属层104、和对应晶圆边缘 Π 的第一层伪金属层105。第一层插塞层111将第一层互连金属层104和晶体管电连接， 第一层伪插塞层121和第一层伪金属层105电连接。
[0074] 接着，参照图7,在第一介质层101上形成第二介质层106,第二介质层106覆盖第 一介质层101、第一层互连金属层104和第一层伪金属层105 ;
[0075] 在第二介质层106中形成连通第一层互连金属层104的第一通孔107、和连通第一 层伪金属层105的第二通孔108 ;
[0076] 参照图8,重复上述形成导电层、填充层和去除第一介质层上的导电层部分和填充 层部分的步骤，在第一通孔107 (参照图7)中形成第二层插塞层109和在第二通孔108 (参 照图7)中形成第二层伪插塞层112 ;
[0077] 参照图9,在第二介质层106上形成和第二层插塞层109电连接的第二层互连金属 层113、和第二层伪插塞层112电连接的第二层伪金属层114。
[0078] 在具体实施例中，在形成第二层互连金属层113和第二层伪金属层114后，需清洗 第二介质层106上表面。与现有技术相比，第二层伪插塞层112中导电层