技术编号:8927076
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 本发明实施例一般涉及延迟锁定环,并且具体而言涉及具有倍频器的延迟锁定 环。 相关技术背景 锁相环(PLL)和延迟锁定环(DLL)可被用于执行诸如使时钟信号去偏斜、恢复时 钟信号、合成时钟频率以及实现时钟分布网络等任务。PLL-般采用可变频电路(诸如压控 振荡器(VCO))来将输出信号锁定至参考信号,而DLL -般采用可变延迟电路(诸如压控延 迟线)来将输出信号锁定至输入信号。 更具体地,PLL -般包括相位检测器和压控振荡器(VCO)。包括接收控制电压的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。