技术编号:9617256
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 通常,互补金属氧化物半导体(CMOS)晶体管包括栅电极和栅介质,其形成在衬底 (通常为硅半导体衬底)上。通过将N型或P型杂质注入到衬底中而在栅电极的相对两侧 上形成轻掺杂漏极。氧化物衬垫和一个或多个注入掩模(通常称为间隔件)邻近栅电极形 成,并且实施额外的注入以完成源极/漏极区。然后,通过控制施加至栅电极的电压电平可 控制流经源极/漏极区的电流。 在过去的几十年,CMOS晶体管尺寸的减小已提供了速度、性能、电路密度和每单元 功能成本方面的持续改进。随着传...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。