技术编号：9669196
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。根据可用于形成多个掩模的布局设计制造集成电路(1C)，掩模用于选择性地形成或去除多个部件的层，诸如有源区、栅电极、多个隔离结构的层和/或多个导电结构的层。在一些应用中，1C包括具有不同阈值电压的晶体管。在一个实例中，沿着1C的临界速度路径的单元中的晶体管比沿着1C的非临界速度路径的单元中的那些晶体管具有更低的阈值电压。在另一实例中，单元边界处的栅极结构构成伪晶体管并且调节为比其他功能晶体管具有更高的阈值电压，以用于减小通过伪晶体管的电流泄漏。发明内容为了解...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。