专利名称：神经阈值刺激仪的制作方法
技术领域：
本实用新型涉及一种测定人体神经元细胞对电信号刺激发生反应的神经阈值刺激仪。
在进行关于“神经阈值图谱绘制及其临床应用研究”的科学研究过程中，根据研究工作的需要，本申请人已设计了一套基于模拟函数信号发生器的神经阈值刺激仪(见发明专利“人体神经阈值的检测方法及其检测系统”，专利申请号02138352.9)。但在动物实验和临床实际应用过程中发现，这套仪器存在较多的缺点，有些缺点对其性能影响颇大并且是难以克服的，它主要表现在(1)对输出的信号难以进行精确的数字控制。模拟函数信号发生器的控制因子几乎全部是模拟信号，由处理器等数字电路对模拟函数信号发生器的控制必须将控制量先进行数模转换，而诸模拟形式的控制因子极易受到各种干扰且统调起来很麻烦；(2)所输出的低频信号不稳定，失真度大，这是模拟振荡器不可克服的缺点；(3)仪器个体之间离散度大，不同仪器所输出的信号一致性差，科学研究的实验结果不可靠，重复性差。
发明内容
本实用新型的目的就是为了解决上述问题，提供一种能进行精确的数字控制，所输出的低频信号稳定且一致性好的神经阈值刺激仪。
本实用新型的技术解决方案一种神经阈值刺激仪，其特征在于它由微处理器、DDS信号发生器、低通滤波器、输出信号光电耦合器、功率放大器、刺激电流采样电阻、反馈光电耦合器、刺激电流测定电路组成，DDS信号发生器的数据总线、地址总线和控制总线分别与微处理器的对应总线相连，DDS信号发生器的输出接低通滤波器输入，低通滤波器的输出接输出信号光电耦合器的输入端，输出信号光电耦合器的输出端接功率放大器的输入，功率放大器的输出接人体电极，人体电极作用于患者的被测脑神经，患者人体通过刺激电流采样电阻接地，该接地端同时与功率放大器共地，采样电阻的非接地端同时与反馈光电耦合器的输入相连，反馈光电耦合器的输出接刺激电流测定电路的输入，刺激电流测定电路的输出接微处理器的中断输入端。
本实用新型对输出的信号能进行精确的数字控制，克服了模拟函数信号发生器的极易受到各种干扰且统调起来很麻烦的缺陷；本实用新型所输出的低频信号稳定，不失真；本实用新型所输出的信号一致性好，科学研究的实验结果可靠，重复性高。本实用新型结构简单，使用方便，效果十分理想。
图2是DDS输出信号与信号相位、波形RAM地址之间关系图。
图3是DDS发生器原理框图。
图4是DDS波形RAM地址变化与PIR的关系示意图。
图5是本实用新型的DDS信号发生器的结构框图。
图6是本实用新型的电流-电压转换电路电原理图。
图7是本实用新型的9阶Elliptical滤波器的电原理图。
图8是本实用新型的7阶Bessel滤波器的电原理图。
图9是本实用新型9阶Elliptical滤波器的幅频特性曲线图。
图10是本实用新型7阶Bessel滤波器的幅频特性曲线图。
图11是本实用新型的功率放大器电原理图。
图12是本实用新型的浮地隔离电路原理框图。
图13是本实用新型的刺激电流测定电路电原理图。
DDS信号发生器在微处理器的控制下产生刺激电压信号经低通滤波器滤波和输出信号光电耦合器耦合后送至功率放大器进行放大，放大后的刺激电压信号经人体电极(如金属钩)作用在患者脑神经上，患者受该刺激电压信号作用会产生相应的刺激电流，该刺激电流通过刺激电流采样电阻就转换为相应的电压信号，经反馈光电耦合器耦合后送到刺激电流测定电路，由它测定刺激电流的强度，最后经微处理器输出。
本实用新型是基于直接数字合成(Direct Digital Synthesis，DDS)技术上的神经阈值刺激仪。基于DDS技术的神经阈值刺激仪主要包括基于DDS技术的信号发生器、功率放大器、刺激电流测定电路、浮地隔离电路、电源等以及其它辅助电路。信号发生器主要实现输出信号的参数设定和输出信号的合成，功率放大器完成输出信号的功率放大，刺激电流测定电路主要测量输出信号作用于人体后产生的刺激电流的强度，浮地隔离电路实现信号的浮地变换、隔离和传输，电源电路为系统提供稳定、低噪声的电源。
直接数字合成技术(DDS)是从相位概念出发利用数字技术直接合成所需要波形的一种新的频率合成技术。在DDS系统中，欲合成的信号一个完整周期的幅度值顺序地存放在波形存贮器(RAM)中，在系统时钟的驱动下，相位累加器产生欲合成信号在一个周期中的一系列的相位值，这些值可以一一映射到波形RAM的地址域中；当欲合成信号相位变化从而使与之一一映射的RAM地址变化时，数模转换器将波形RAM中相应地址上的信号幅度值转换成模拟电压信号，该直接数字合成的信号的频率与RAM地址或者说与信号相位变化的速率成正比(如图2所示)。
在DDS系统中，一个完整的DDS发生器通常包括一个N位全加器(N bits FullAdder，FA)、一个NL位相位增量寄存器(NLbits Phase Increment register，PIR)、一个N位相位寄存器(N bits Phase Register，PR)、一个M位的数模转换器(DAC)以及波形RAM(Wave RAM，WRAM)及其控制器等部分，如图3所示。在每一个系统时钟周期中，存贮于相位增量寄存器(PIR)中的相位增量都与存贮于相位寄存器(PR)中的相位值在全加器中累加，其结果仍锁存于相位寄存器(PR)中，相位寄存器(PR)的最高端NA位用来确定波形RAM的地址(NA取即为波形RAM地址的位数，波形RAM的容量应该是 )。当相位寄存器(PR)溢出时，DDS发生器完成对整个波形RAM的扫描，同时数模转换器(DAC)输出一个完整周期的信号波形。改变相位增量寄存器(PIR)的值以改变相位寄存器(PR)在每个时钟周期中的变化值，也就是改变波形RAM地址的变化速率，从而改变波形的输出频率，如图4所示。
在DDS系统中，根据直接数字合成技术的原理，输出信号的频率F通常与系统时钟频率Fclk、相位寄存器(PR)的位数N、相位增量寄存器(PIR)的值PIR有如下关系F=PIR·Fclk2N.]]>输出信号的最小频率Fmin应为Fmin=Fclk2N]]>此时相位增量寄存器(PIR)的值PIR＝1，根据奈奎斯特(Nyquist)定理，输出信号的频率最大值Fmax应为Fmax=Fclk2]]>此时相位增量寄存器(PIR)的值PIR＝2N-1。当要求信号精密输出也就是波形RAM中每一个数据都是输出信号在一个周期中的一个幅度值时，输出信号的最大频率Fmax与系统时钟频率Fclk、波形RAM地址的位数NA有如下关系Fmax=Fclk2NA---(1)]]>此时相位增量寄存器(PIR)的值PIR=2N-NA,]]>输出信号的最小频率Fmin与系统时钟频率Fclk、相位寄存器(PR)的位数N有如下关系Fmin=Fclk2N---(2)]]>此时相位增量寄存器(PIR)的值PIR＝1，输出信号频率F的最小变化量ΔFmin=Fclk2N---(3)]]>此时相位增量寄存器(PIR)的值1≤PIR≤2N-NA.]]>在实际神经阈值刺激仪研制工作中，根据研究工作的要求，确定信号发生器工作参数如下输出信号的最大频率Fmax＝100Hz，最小频率Fmin＝0.01Hz，频率变化量，在F＜1.0Hz时为ΔF＝0.01Hz，在频率1≤F＜10Hz时为ΔF＝0.1Hz，在频率10≤F≤100Hz时为ΔF＝1Hz。为了输出波形精度以及设计方便等考虑，取DDS中数模转换器DAC的位数为14位，取波形RAM的容量为16KB，即M＝14bits，NA＝14bits。由上述公式(1)确定DDS系统时钟Fclk最小值为，Fclk,min=Fmax·2NA,]]>于是，Fclk，min＝100×214，
即，Fclk，min≈1.6MHz；再由公式(3)确定相位寄存器(PR)的位数N最小值为，2N=Fclk,minΔFmin,]]>于是，Nmin=log2Fclk,minΔFmin,]]>即，Nmin=log21.6MHz0.01≈27;]]>基于设计方便并兼顾输出信号精度考虑，在实际设计中，N一般取8、16、32、...等值，这里取32位，再由公式(2)确定DDS系统时钟Fclk最大值为，Fclk，max＝Fmin·2N＝0.01×232≈42.9MHz，综合考虑到PIR取值、电路元器件选择和软件编写等因素，取Fclk＝14.318MHz。这样，确定DDS中各参数如下N＝32bits，NA＝14bits，M＝14bits，Fclk＝14.318MHz，当PIR＝2.999697≈3时，可得输出信号Fmin＝0.01Hz，当PIR＝29996.9779≈30000时，可得输出信号Fmax＝100Hz，当ΔPIR＝2.999697≈3时，可得输出信号ΔF＝0.01Hz。
根据DDS技术的原理，基于DDS技术的信号发生器主要由DDS控制器、高速静态RAM、高速数模转换器、低通滤波器、复位电路、数字电源、模拟电源等部分组成，其中DDS控制器用来完成与微处理器接口、波形RAM的刷新、波形RAM的扫描读取、高速数模转换器数据的刷新与控制等功能，高速静态RAM用来存放波形数据，高速数模转换器在DDS控制器控制下完成对数字形式的波形进行模拟化转换输出，低通滤波器用以滤除附加在较低频率信号上的高频数字伪信号。
由于DDS技术具有其它频率合成技术所无法比拟的优点，所以它在诸多领域得到了广泛的应用。也正是它的广泛应用，促使了众多半导体器件供应商竟相研发推出了具有不同特色的DDS专用集成电路(ASIC)，比较著名的DDS专用集成电路有Qualcomm公司的Q2220、Q2230、Q2334、Q2240、Q2368等系列以及美国ADI公司的AD985X系列等等，另外，可编程逻辑器件供应商也纷纷推出了基于自己CPLD、FPGA的DDS的IP核，因此，现在设计DDS控制器相对比较简单、容易。综合考虑到系统对DDS控制器的要求、设计难度、设计复杂程度以及设计成本等因素，在神经阈值刺激仪设计中，本实用新型采用了ALTERA公司的EPM7128AETC144-10可编程逻辑器件来设计DDS控制器。
本实用新型的DDS信号发生器如图5所示，它由16位相位增量寄存器PIR、32位全加器ACC、32位相位寄存器PR、系统时钟发生器Fclk、波形数据存贮器RAM(型号可为CY7C199)和14位高速数模转换器DAC(型号可为MAX7535)组成，增量寄存器PIR的数据输入端与微处理器CPU(型号可为DS87C520)的数据总线相连，PIR的输出和相位寄存器PR的输出均与全加器ACC的输入相连，系统时钟发生器Fclk的输出接ACC的时钟端，ACC的输出接PR的输入，即在Fclk的驱动下ACC将PIR和PR的值进行相加，将相加结果送至PR锁存。PR的高14位输出通过波形RAM地址逻辑单元接波形数据存贮器RAM的地址总线，波形RAM地址逻辑单元的另一输入端与微处理器CPU的地址总线相连，波形数据存贮器RAM的数据总线通过波形数据逻辑单元一路与微处理器CPU的数据总线相连，另一路接高速模数转换器DAC的数据输入端，RAM的读写控制端通过波形RAM读写逻辑单元分别与系统时钟发生器Fclk和微处理器CPU的控制总线相连，CPU的控制总线同时通过DAC控制逻辑单元与高速模数转换器DAC的控制输入端相连，DAC的输出通过低通滤波器和输出信号光电耦合器接功率放大器。
在DDS信号发生器中，16位相位增量寄存器PIR、32位全加器ACC、32位相位寄存器PR、波形RAM数据逻辑单元、波形RAM读写逻辑单元、波形数据逻辑单元和DAC控制逻辑单元均可写入可编程逻辑器件(CPLD)中(型号可为EPM7128AETC144-10)，由该CPLD一个器件完成。
基于可编程逻辑器件EPM7128AETC144-10设计的DDS控制器可分为16-bits相位增量寄存器(16-bits PIR)、32-bits全加器、32-bits相位寄存器(32-bitsPR)、波形RAM地址逻辑、波形数据逻辑、波形RAM读写逻辑、DAC控制逻辑等单元，在正常工作状态下，各单元受系统时钟驱动，在停止工作状态下，各单元受微处理器(CPU)驱动，系统工作/停止受微处理器控制。
DDS控制器在进入正常工作前，微处理器必须设置PIR的值(3≤PIR≤30000)，然后使DDS控制器进入正常工作状态。在正常工作状态下，受系统时钟的驱动，32-bits全加器将16-bits相位增量寄存器(16-bits PIR)和32-bits相位寄存器(32-bits PR)相加，结果仍锁存于PR中，同时其高14-bits输出到波形RAM地址逻辑，波形RAM地址逻辑在DDS控制器正常工作时将来自PR高14-bits的地址输出到两片波形RAM(MSB+LSB)的地址脚(A13-A0)上；同时，受系统时钟的驱动，波形RAM读写逻辑产生相应的片选信号和读信号，该信号分别输出到两片波形RAM(MSB+LSB)的片选脚(CE)和输出使能(OE)上，于是，两片波形RAM中的数据就被读出并输入到波形数据逻辑。同样，受系统时钟的驱动，DAC控制逻辑根据波形RAM读写逻辑产生的片选信号和读信号的时序，控制数模转换器(DAC)接受波形数据逻辑输出的来自两片波形RAM的波形数据，并将波形数据转换为模拟信号输出。当微处理器使DDS系统停止工作时，波形RAM地址逻辑、波形数据逻辑、波形RAM读写逻辑、DAC控制逻辑分别将波形RAM的地址、数据、读写控制总线以及DAC的控制总线切换到微处理器(CPU)的地址、数据、读写控制总线上，使波形RAM和DAC接受微处理器的控制，以便微处理器可以刷新、更改波形RAM中的数据和使DAC处于某种工作模式。
基于DDS技术的信号发生器必须通过数模转换器(DAC)将其数字信号转换为模拟信号输出。根据神经阈值刺激仪系统设计要求，本实用新型选用了美国美信(MAXIM)公司的MAX7535。MAX7535是14位电流输出型的高速数模转换器，对于MAX7535输出信号的不同配置，可以将其输出信号配置为单极负输出和双极输出，如图6所示。本实用新型在高速数模转换器DAC的输出接有电流-电压转换电路，该转换电路由运放A1、A2和电阻R1-R4构成，A1的反相输入端与DAC的电流输出端Iout相连，A1的同相输入端与DAC的模拟接地端相连，并同时接模拟地，A1的输出与DAC的参考反馈端RFB相连，它可作为负向信号的输出Voutl，A1的输出同时通过R2接A2的反相输入端，A2的反相输入端又同时分别通过R1和R4接参考电压Vref和A2的输出端，A2的输出就作为双向信号输出Vout2。
数模转换器(DAC)输出的模拟信号必须经过低通滤波器以滤除附加在较低频率信号上的高频数字伪信号。考虑到不同的输出信号类型，本实用新型设计了两种不同的低通滤波器用于处理正弦波和方波信号的带宽为10MHz的9阶Elliptical滤波器和用于处理其它类型信号的带宽为5MHz的7阶Bessel(贝塞尔)滤波器，如图7、8所示。当神经阈值刺激仪需要产生不同的信号时，微处理器自动选择相应的低通滤波器，以使神经阈值刺激仪获得最佳的模拟信号输出。两种滤波器的幅频特性见图9、10所示。
由于本实用新型仪器输出信号的频率较低(0.01～100Hz)，因此功放电路必须采用直流耦合的推挽式放大电路，如
图11所示，图中功放管采用三个型号为TIP41C的三极管。该放大电路具有结构简单，噪声小，失真度低，性能可靠等诸多优点，是众多直流功放电路中较典型的一种。该功率放大器可由晶体管Q1-Q3，电阻R5-R7构成，其中Q1和Q3的基极输入端分别通过R6、R7接输出信号光电耦合器的信号输出Vi，它们的射极均接地，Q1的集电极与Q2的基极一起通过R5接电源，Q2的集电极直接与电源相连，Q2的射极与Q3的集电极一起作为功率放大器的信号输出Vout接人体电极。
由于神经阈值刺激仪输出的信号直接作用于人体，因此它的电气安全性显得犹为重要；再加上作为医疗仪器，它必须达到医疗仪器电气安全的相关国家标准，为此，本实用新型采用了浮地隔离技术来保证神经阈值刺激仪的安全性。
本实用新型的输出信号光电耦合器和反馈光电耦合器应采用型号为HCNR200A的光电耦合器件，它能很好地实现浮地和隔离电路的作用。根据神经阈值刺激仪的结构，本实用新型主要在信号通道和电源部分采用了浮地隔离技术，如
图12所示。在信号通道上，基于DDS技术的信号发生器输出的信号经电平调整后，加载在输出信号光电耦合器的输入端，信号从其输出端输出经缓冲后进行功率放大，最后经电极输出；从刺激电流采样电阻反馈的信号经放大、缓冲后加载在反馈光电耦合器的输入端，信号从其输出端输出经缓冲后输入到刺激电流峰峰值测量电路进行电流峰值测量。给功放电路提供功率的电源采用隔离式开关电源，其开关变压器初次级间完全隔离。光电耦合器HCNR200A的输入输出端间、隔离式开关电源的开关变压器初次级间耐压可高达4500V，这样，神经阈值刺激仪的输出部分就与仪器的其它部分隔离起来，完全满足电气安全要求。
本实用新型的刺激电流测定电路如
图13所示，它由串行数模转换器Ud(型号可为TLC5615)，比较器A3，运放A4、A5和反相器U构成，Ud的串行数据输入口DIN、串行时钟输入端SCLK和片选端CS分别与微处理器CPU的串行数据输出端RXD0、串行时钟输出端TXD0和信号输出端P2.3相连，Ud的输出与比较器A3的同相输入端相连，A3的反相输入端与运放A5的输出相连，A5的输入与运放A4的输出相连，A4自身构成电压跟随器，A4的同相输入端通过反馈光电耦合器与刺激电流采样电阻相连，比较器A3的输出通过反相器U接微处理器CPU的中断输入端INT2。
从刺激电流采样电阻反馈的信号首先经电压跟随器A4作阻抗匹配，以减小后续测量电路对刺激电流的影响；信号再经光电隔离、放大，放大到一定的电压值，加在比较器A3的反相输入端。比较器A3的同相输入端接受从串行数模转换器Ud输出的电压信号，比较器A3的输出的信号经电平转换，转换为+5V的逻辑电平后输入到微处理器的中断输入脚。在测量刺激电流的峰峰值时，首先由微处理器向数模转换器Ud送最大的数字信号，使Ud输出最大电压值，这时比较器A3一直输出低电平信号。然后微处理器逐渐减小送往Ud的数字信号，Ud的输出电压也逐渐降低，当Ud的输出电压刚刚小于或等于加在比较器A3反相端的刺激电流反馈信号时，比较器A3输出一正向脉冲，该脉冲经电平转换触发微处理器产生中断，在中断服务程序中记录这时送往数模转换器Ud的数字信号值，该值即刺激电流的峰峰值。
为了尽可能地降低电源部分对仪器输出信号的品质的影响，提高电源部分的能量转换效率，以及向功率放大器提供隔离电源，并进一步扩大整机输入电源电压的范围，本实用新型采用了双电源模块、开关电源—线性稳压的电源设计模式。在功放电源模块中，采用隔离式开关变压器，其初次级间耐压可高达4500V，实现完全电器隔离；在系统电源模块中，在电源的输入端，我们首先应用开关电源模块产生+5V、±15V等三路电压，其中+5V直接为数字电路提供电源，±15V电压经线性稳压器稳压滤波后得到±12V电压为高速数模转换器MAX7535以及部分缓冲运算放大器提供电源，各重要的元器件的电源脚均应用10F的电解电容和0.1μF的瓷片电容滤波、去耦。
由于基于DDS技术的神经阈值刺激仪其信号由存贮于波形RAM中的波形幅度数据经直接数字合成而来，这就为数字合成任意波形提供了可能。在神经阈值刺激仪中，本实用新型设计了数据通讯电路，以供使用者通过个人计算机自定义任意波形。
数据通讯部分主要由美国美信(MAXIM)公司的串行通讯电平转换芯片MAX202与微处理器的异步串行口组成。微处理器串行口TXD脚的0～5V电平的TTL信号被转换为+8V～-8V的RS232电平的串行信号并被输出到个人计算机RS232通讯口的RXD脚，同时，个人计算机RS232通讯口TXD脚的+8V～-8V的RS232电平的串行信号被转换为0～5V电平的TTL信号并被输出到微处理器串行口RXD脚。实际应用中，当个人计算机和神经阈值刺激仪选择了相同的波特率、串行数据格式等，双方即可进行双工通讯，用户可通过专用软件从个人计算机下载任意自定义波形数据。下载的波形数据存贮于神经阈值刺激仪的非挥发存贮器(NVRAM)中。
本实用新型神经阈值刺激仪输出信号参数如下输出信号频率F0.01～100Hz输出信号占空比D10％～90％输出信号幅度A0％～100％或0V～12V输出信号类型W矩形波、锯齿波、三角波、正弦波以及用户自定义波(通过通讯口从个人计算机下载)。
权利要求1.一种神经阈值刺激仪，其特征在于它由微处理器、DDS信号发生器、低通滤波器、输出信号光电耦合器、功率放大器、刺激电流采样电阻、反馈光电耦合器、刺激电流测定电路组成，DDS信号发生器的数据总线、地址总线和控制总线分别与微处理器的对应总线相连，DDS信号发生器的输出接低通滤波器输入，低通滤波器的输出接输出信号光电耦合器的输入端，输出信号光电耦合器的输出端接功率放大器的输入，功率放大器的输出接人体电极，人体电极作用于患者的被测脑神经，患者人体通过刺激电流采样电阻接地，该接地端同时与功率放大器共地，采样电阻的非接地端同时与反馈光电耦合器的输入相连，反馈光电耦合器的输出接刺激电流测定电路的输入，刺激电流测定电路的输出接微处理器的中断输入端。
2.按权利要求1所述的神经阈值刺激仪，其特征在于所述DDS信号发生器由16位相位增量寄存器PIR、32位全加器ACC、32位相位寄存器PR、系统时钟发生器Fclk、波形数据存贮器RAM和14位高速数模转换器DAC组成，增量寄存器PIR的数据输入端与微处理器CPU的数据总线相连，PIR的输出和相位寄存器PR的输出均与全加器ACC的输入相连，系统时钟发生器Fclk的输出接ACC的时钟端，ACC的输出接PR的输入，PR的高14位输出通过波形RAM地址逻辑单元接波形数据存贮器RAM的地址总线，波形RAM地址逻辑单元的另一输入端与微处理器CPU的地址总线相连，波形数据存贮器RAM的数据总线通过波形数据逻辑单元一路与微处理器CPU的数据总线相连，另一路接高速模数转换器DAC的数据输入端，RAM的读写控制端通过波形RAM读写逻辑单元分别与系统时钟发生器Fclk和微处理器CPU的空制总线相连，CPU的控制总线同时通过DAC控制逻辑单元与高速模数转换器DAC的控制输入端相连，DAC的输出通过低通滤波器和输出信号光电耦合器接功率放大器。
3.按权利要求1所述的神经阈值刺激仪，其特征在于在高速数模转换器DAC的输出接有电流-电压转换电路，该转换电路由运放A1、A2和电阻R1-R4构成，A1的反相输入端与DAC的电流输出端Iout相连，A1的同相输入端与DAC的模拟接地端相连，并同时接模拟地，A1的输出与DAC的参考反馈端RFB相连，它作为负向信号的输出Voutl，A1的输出同时通过R2接A2的反相输入端，A2的反相输入端又同时分别通过R1和R4接参考电压Vref和A2的输出端，A2的输出作为双向信号输出Vout2。
4.按权利要求1所述的神经阈值刺激仪，其特征在于所述低通滤波器采用9阶Elliptical滤波器和7阶Bessel滤波器。
5.按权利要求1所述的神经阈值刺激仪，其特征在于所述功率放大器由晶体管Q1-Q3，电阻R5-R7构成，其中Q1和Q3的基极输入端分别通过R6、R7接输出信号光电耦合器的信号输出Vi，它们的射极均接地，Q1的集电极与Q2的基极一起通过R5接电源，Q2的集电极直接与电源相连，Q2的射极与Q3的集电极一起作为功率放大器的信号输出Vout接人体电极。
6.按权利要求1所述的神经阈值刺激仪，其特征在于所述输出信号光电耦合器和反馈光电耦合器应采用型号为HCNR200A的光电耦合器件。
7.按权利要求1所述的神经阈值刺激仪，其特征在于所述刺激电流测定电路由串行数模转换器Ud，比较器A3，运放A4、A5和反相器U构成，Ud的串行数据输入口DIN、串行时钟输入端SCLK和片选端CS分别与微处理器CPU的串行数据输出端RXD0、串行时钟输出端TXD0和信号输出端P2.3相连，Ud的输出与比较器A3的同相输入端相连，A3的反相输入端与运放A5的输出相连，A5的输入与运放A4的输出相连，A4自身构成电压跟随器，A4的同相输入端通过反馈光电耦合器与刺激电流采样电阻相连，比较器A3的输出通过反相器U接微处理器CPU的中断输入端INT2。
专利摘要本实用新型涉及一种测定人体神经元细胞对电信号刺激发生反应的神经阈值刺激仪，它由微处理器、DDS信号发生器、低通滤波器、输出信号光电耦合器、功率放大器、刺激电流采样电阻、反馈光电耦合器、刺激电流测定电路组成，DDS信号发生器的数据总线、地址总线和控制总线分别与微处理器的对应总线相连，DDS信号发生器的输出接低通滤波器输入，低通滤波器的输出接输出信号光电耦合器的输入端，输出信号光电耦合器的输出端接功率放大器的输入，功率放大器的输出接人体电极，人体电极作用于患者的被测脑神经，患者人体通过刺激电流采样电阻接地，该接地端同时与功率放大器共地，采样电阻的非接地端同时与反馈光电耦合器的输入相连，反馈光电耦合器的输出接刺激电流测定电路的输入，刺激电流测定电路的输出接微处理器的中断输入端。
文档编号A61N1/34GK2605022SQ0322008
公开日2004年3月3日 申请日期2003年2月27日 优先权日2003年2月27日
发明者汤黎明, 常本康, 刘铁兵, 吴敏 申请人:中国人民解放军南京军区南京总医院