专利名称：便携式动态脑电监护仪的制作方法
技术领域：
本实用新型属于医疗器械领域，特别涉及一种便携式动态脑电监护仪。
背景技术：
通过采集人类脑部的生理信号来获取人的意图一直都是人类的梦想，特别是从 1929年Hans Berger第一次记录了脑电图以来，人们就推测它或许可以用于通信和控制， 使大脑不需要通常的媒介——外周神经和肢体的帮助而直接对外界作用。另外，在残疾人 康复领域、疾病诊断方面，脑电研究更加具有了实际的意义。自20世纪80年代以来，人类对大脑疾病的诊断方法产生了划时代的进展。CT、MRI 等数字显影设备的问世，大大简化了诊断的过程，提高了诊断的精确性，并且能够显示出大 脑结构形态改变的清晰影像，以供临床判断。但是它只能对大脑的器质性疾病显影，对大脑 的功能性疾病不显影，这也是它的缺陷。目前脑电波监护仪主要有以下几种一种是机电式脑电仪也称为热笔描记式脑电 仪，是根据机电原理，通过机械的方式，根据电压的变化将记录到的脑电波记录在纸上。一 种是数字化脑电仪，是集脑电放大、数模转换、数据保存为一体的微型脑电信号记录器，并 与计算机软件技术相结合的一种最新技术产品。此外，还有脑地形图仪、用于记录诱发脑电 的脑诱发电位仪、带有视频监视和记录功能的视频脑电图仪等。前一种脑电仪稳定性可靠性低，只能进行静态短时间的监测，但是我们知道脑电 波的异常活动并不一定连续出现，有些是瞬间变化的。因而对一些偶发、短暂、阵发的或具 有特征性的脑电活动，在监测的短时间监测有可能监测不到。并且数据保存和查询非常困 难。而后一种脑电仪一般将采集到的脑电信号经过A/D转换后，通过串口线或者无线串口 或者USB接口传输给上位机，借助上位机进行辅助分析处理、显示和存储，虽然这种较之上 一种保存和查询比较方便，但是这种也是只能到特定的医院去检查，并且必须实时传输给 上位机，会影响到患者的正常生活学习，这样会大大增加检查的时间。总结现有的脑电信号 采集系统，可以发现存在着以下几个缺点脑电信号采集系统体积大功耗大，不便于携带， 滤波性能不良，现有滤波器高频衰减太慢，对脑电波信号选择性不好；抗干扰能力差，随个 体和环境的变化输出结果不稳定，伪迹消除能力、自动分析功能等方面还有较大差距。
发明内容为弥补上述装置之不足，本实用新型提供一种便携式动态脑电监护仪，本实用新型的技术方案是这样实现的该脑电仪由脑电信号采集单元、脑电信号 分析存储单元、上位机组成，脑电信号采集单元的输入输出端连接脑电信号分析存储单元 的第一输入输出端，脑电信号分析存储单元的第一数字信号输入输出端连接上位机的输入 输出端；脑电信号采集单元由模拟处理模块、模数转换电路、右腿驱动电路和脑电极组成， 其中，脑电极由第一脑电极、第二脑电级，……，第η脑电极组成，脑电极的输出端通过导联线连接模拟处理模块的输入端，模拟处理模块的输出端连接模数转换电路的输入端，模数 转换电路的输出端作为脑电信号采集单元的输出端，模数处理模块的初级放大电路输出端 连接右腿驱动电路的输入端；所述的模拟处理模块由射频抑制电路、初级放大电路、工频焰波电路、后级放大滤 波电路组成，脑电极的输出端连接射频抑制电路的输入端，射频抑制电路的输出端连接初 级放大电路的输入端，初级放大电路的输出端连接工频焰波电路的输入端，工频焰波电路 的输出端连接后级放大滤波电路的输入端，后级放大滤波电路的输出端作为模拟处理模块 的输出端；脑电信号分析存储单元包括数字信号处理器、可编程逻辑器件、键盘、存储器、液 晶屏、实时时钟、USB，数字信号处理器的第一信号输入输出端作为脑电信号分析存储单元 的第一输入输出端，数字信号处理器的第二输入输出端连接存储器的输入输出端，数字信 号处理器的第三输入输出端连接液晶屏的输入输出端，数字信号处理器的第四输入输出端 连接实时时钟的输入输出端，数字信号处理器的第五输入输出端连接USB的输入输出端， 数字信号处理器的第六输入输出端作为脑电信号分析存储单元的第二数字信号输入输出 端，数字信号处理器的输出端连接可编程逻辑器件的输入端，可编程逻辑器件的第一输出 端连接键盘的输入端，可编程逻辑器件的第二输出端连接存储器的输入端，可编程逻辑器 件的第三输出端连接液晶屏的输入端，可编程逻辑器件的第四输出端连接实时时钟的输入 端，可编程逻辑器件的第五输出端连接USB的输入端，键盘的输出端连接数字信号处理器 的输入端；本实用新型优点本实用新型一种便携式动态脑电监护仪，稳定性、可靠性高，能 够实现对偶发、短暂、阵发或具有特征性的脑电活动的动态长期监测，且不影响患者的正常 生活学习工作，由于可连续记录较长时间的脑电数据，因此对癫痫及脑血管疾病的诊断以 及睡眠的研究和分析有重要的临床价值。
图1为本实用新型便携式动态脑电监护仪结构框图；图2为本实用新型便携式动态脑电监护仪模拟处理模块与右腿驱动电路原理图；图3为本实用新型便携式动态脑电监护仪模数转换电路原理图；图4为本实用新型便携式动态脑电监护仪模数转换电路时序控制示意图；图5为本实用新型便携式动态脑电监护仪模数转换电路与数字信号处理器示意 图；图6 (a)为本实用新型便携式动态脑电监护仪NANDFLASH存储器电路原理图；图6 (b)为本实用新型便携式动态脑电监护仪SD存储器电路原理图；图7为本实用新型便携式动态脑电监护仪液晶屏电路原理图；图8为本实用新型便携式动态脑电监护仪实时时钟电路原理图；其中，1信号采集单元，2脑电信号分析存储单元，3上位机，4模拟处理模块，5模数 转换电路，6右腿驱动电路，7脑电极，2-1数字信号处理器，2-2可编程逻辑器件，2-3键盘， 2-4存储器，2-5液晶屏，2-6实时时钟，2-7USB, 4-1射频抑制电路，4_2初级放大电路，4_3 工频焰波电路，4-4后级放大滤波电路。式
以下结合附图和实施例对本实用新型装置作进一步详细说明本实用新型装置如图1所示，由脑电信号采集单元1、脑电信号分析存储单元2、上 位机3组成，信号采集单元1的输入输出端连接脑电信号分析存储单元2的第一输入输出 端，脑电信号分析存储单元2的第二数字信号输入输出端连接上位机3的输入输出端；所述的脑电信号采集单元1由模拟处理模块4、模数转换电路5、右腿驱动电路6 和脑电极7组成，其中，脑电极7由第一脑电极、第二脑电级，……，第η脑电极组成，脑电 极7的输出端通过导联线连接模拟处理模块4的输入端，模拟处理模块4的输出端连接模 数转换电路5的输入端，模数处理模块4的初级放大电路输出端连接右腿驱动电路6的输 入端；如图2所示，所述的模拟处理模块4由射频抑制电路4-1、初级放大电路4-2、工频 焰波电路4-3、后级放大滤波电路4-4组成，脑电极7的输出端连接射频抑制电路4-1的输 入端，射频抑制电路4-1的输出端连接初级放大电路4-2的输入端，初级放大电路4-2的输 出端连接工频焰波电路4-3的输入端，工频焰波电路4-3的输出端连接后级放大滤波电路 4-4的输入端，后级放大滤波电路4-4的输出端作为模拟处理模块4的输出端；本实用新型使用一个差分低通滤波器在仪表放大器前提供射频衰减滤波，确保尽 可能多地从输入端去除射频能量，保持每个输入端和地之间的交流电流信号平衡，以及在 测量带宽内保持足够高的输入阻抗以避免降低对输入信号源的带载能力，其选用的电阻器 起到把仪表放大器的输入电路与外部信号源隔离的作用；射频抑制电路4-1由电阻和电容组成，电阻由第一电阻Rll和第二电阻R12组成， 电容由第一电容C11、第二电容C12和第三电容C13组成，第一电阻Rll的一端连接脑电极， 第一电阻Rll的另一端连接第一电容Cll的一端、射频抑制电路4-1的第一输出端、第二电 容C12的一端，第一电容Cll的另一端连接初级放大电路AD623的引脚5，第二电阻R12的 一端连接脑电极的参考电极，第二电阻R12的另一端连接第二电容C12的另一端、第三电 容C13的一端、射频抑制电路4-1的第二输出端，第三电容R13的另一端连接初级放大电路 AD623的引脚5 ；初级放大电路4-2由电阻、电容和运算放大器组成，电阻由第三电阻R13、第四电 阻R14、第五电阻R16组成，运算放大器由第一运算放大器U12A和第二运算放大器Ull组 成，射频抑制电路4-1的第一输出端连接第二运算放大器Ull的反相输入端2，射频抑制电 路4-1的第二输出端连接第二运算放大器Ull的正向输入端3，第二运算放大器的输出端 6连接第五电阻R16的一端、初级放大电路4-2的第一输出端，第五电阻R16的另一端连接 第一运算放大器U12A的反相输入端2、第四电容C14的一端，第四电容C14的另一端连接 第一运算放大器U12A的输出端1、第二运算放大器Ull的5端并接REFl，第一运算放大器 U12A的4端接电源，第一运算放大器U12A的11端接地，第二运算放大器Ull的1端连接 第三电阻R13的一端，第二运算放大器Ull的8端连接第四电阻R14的一端，第三电阻R13 的另一端、第四电阻R14的另一端连接并接初级放大电路4-2第二输出端，第二运算放大器 Ull的7端接电源，第二运算放大器Ull的4端接地；其中，第一运算放大器U12A的型号 为AD8609AR，第二运算放大器Ull的型号为AD623 ；[0029]虽然前置的初级放大电路对共模干扰具有较强的抑制作用，但有部分工频干扰是 以差模信号方式进入电路的，且频率处于脑电信号的频带之内，加上电极和输入回路不稳 定等因素，初级放大电路输出的脑电信号仍存在较强的工频干扰，所以必须专门滤除，通常 说的50Hz工频干扰实际上频率并不仅仅是50Hz，50Hz的整数倍谐波频率的干扰也不能忽 视，其幅值比50Hz的干扰小，并且在低通滤波时可以滤除其它谐波，因此这里只做50Hz的 陷波，利用双T网络和运算放大器构成的有源双T带阻滤波电路，抑制生物信号测中的工频 50Hz干扰；工频焰波电路4-3由电阻、电容、运算放大器组成，其中，电阻由第六电阻RX31、第 七电阻RX32、第八电阻RX33、第九电阻RX34、第十电阻RX35、第i^一电阻RX36和第十二电 阻RX37组成，电容由第五电容CX31、第六电容CX32、第七电容CX33和第八电容CX34组成， 运算放大器由第三运算放大器UX2A、第四运算放大器UX2B组成；初级放大电路4-2的第一 输出端连接第六电阻RX31的一端，第六电阻RX31的另一端连接第七电阻RX32的一端、第 七电容CX33的一端，第七电阻RX32的另一端、第八电阻RX33的一端相连并连接第五电容 CX31的一端、第六电容CX32的一端，第五电容CX31的另一端、第六电容CX32的另一端相连 并连接第九电阻RXM的一端、第十电阻RX35的一端、第四运算放大器UX2B的输出端7，第 九电阻RX34的另一端、第十电阻RX35的另一端相连，并连接第七电容CX33的另一端、第八 电容CX34的一端，第八电阻RX34的另一端连接第三运算放大器UX2A的正相输入端3、第 八电阻RX33的另一端，第三运算放大器UX2A的反相输入端2连接第三运算放大器UX2A的 输出端1、工频焰波电路4-3的输出端、第十一电阻RX36的一端，第三运算放大器UX2A的4 端接电源，第三运算放大器UX2A的11端接地，第十一电阻RX36的另一端、第十二电阻RX37 的一端相连并连接第四运算放大器UX2B的正相输入端5，第十二电阻RX37的另一端接模拟 地；其中，第三运算放大器UX2A和第四运算放大器UX2B的型号均为AD8609AR ；后级放大滤波电路由滤波与放大电路两部分组成，采用一个一阶有源滤波器与 一个放大器串联，形成本系统的后级放大与滤波电路，其中R18与C15组成的低通滤波电 路，R17与R18组成的放大电路，后两级放大为39倍；当输入信号频率变化时，只有电容的 阻抗受到影响输入信号频率很低时，电容相当于开路，此时运放相当于具有放大倍数为 -R1A的放大器；输入信号在较高频率处，电容相当于短路，此时运放的输出端接地，起 到滤除高频信号的作用；后级放大滤波电路4-4由电阻、电容和运算放大器组成，其中，电阻由第十三电阻 R17、第十四电阻R18、第十五电阻R19、第十六电阻10组成，电容由第九电容C15、第十电容 C16组成，运算放大器由第五运算放大器U12B、第六运算放大器U12C组成，工频焰波电路 4-3的输出端连接第十三电阻R17的一端，第十三电阻R17的另一端连接第十四电阻R18的 一端、第九电容C15的一端、第五运算放大器U12B的反相输入端6，第五运算放大器U12B的 正相输入端接模拟地，第十四电阻R18的另一端、第九电容C15的另一端相连并连接第五运 算放大器U12B的输出端7、第十五电阻R19的一端，第十五电阻R15的另一端连接第十六电 阻R16的一端、第十电容C16的一端、第六运算放大器U12C的反相输入端9，第六运算放大 器U12C的正相输入端10接模拟地，第十六电阻RlO的另一端、第十电容C16的另一端连接 第六运算放大器U12C的输出端8、后级放大滤波电路4-4的输出端OUT ；其中，第五运算放 大器U12B和第六运算放大器U12C的型号均为AD8609AR ；[0033]在信号的放大过程中，为了抑制共模电压，需要使用共模抑制比较高的仪表放大 器，但是仪表放大器的两个输入端受到的共模信号影响可能不同，这个不同的共模信号的 差便作为差模信号引入到仪表放大器之前，而仪表放大器不能够抑制差模信号，从而引入 噪声；本实施例通过降低共模电压的方式来解决这个问题，在右腿驱动电路中，仪表放大器 的COM端把共模信号引出，再将共模信号以负反馈的形式接回到人体，从而达到降低共模 信号的目的；右腿驱动电路6由电阻、电容和运算放大器组成，电阻由第i^一电阻R15、第十二 电阻RR1、第十三电阻RR2组成，电容由第i^一电容CR3、第十二电容CR4组成，运算放大器 由第七运算放大器U12D、第八运算放大器URA组成，初级放大电路4-2的第二输出端连接第 七运算放大器U12D的正相输入端12，第七运算放大器U12D的反相输入端13连接第七运 算放大器U12D的输出端14、第十一电阻R15的一端，第十一电阻R15的另一端连接第十二 电阻RRl的一端、第十一电容CR3的一端、第八运算放大器URA的反相输入端2，第十二电 阻RRl的另一端、第十一电容CR3的另一端相连并连接第八运算放大器URA的输出端1、第 十三电阻RR2的一端、第十二电容CR4的一端，第十三电阻RR2的另一端连接第十二电容 CR4的另一端；其中，第七运算放大器U12D的型号为AD8609AR，第八运算放大器URA的型号 为 0P^6GRU ；模数转换电路5如图3所示，由运算放大器、模数转换芯片、参考源芯片、电阻、 电容组成，其中，电阻由第一电阻R65、第二电阻R62、第三电阻R61组成，电容由第一电容 C610、第二电容C63、第三电容C62、第四电解电容EC61组成；模数转换芯片U2的2脚连接 第一电容C610的一端，第一电容C610的另一端接模拟地，模数转换芯片U2的3脚连接参 考源芯片Ul的6脚、第二电容C63的一端，第二电容C63的另一端接模拟地，参考源芯片Ul 的2脚连接第三电容C62的一端、第四电解电容EC61的一端并接+3. 3V电源，参考源芯片 Ul的4脚连接第三电容C62的另一端、第四电解电容EC61的另一端并接模拟地，模数转换 芯片U2的19脚连接运算放大器U6_l的输出端6、运算放大器U6_l的反相输入端2，运算 放大器U6_l的正相输入端连接后级放大滤波电路4-4的输出端OUT，运算放大器U6_l的8 脚连接第二电阻R62的一端、第三电阻R61的一端，第二电阻R62的另一端接模拟地，第三 电阻R61的另一端+3. 3V电源，模数转换芯片U2的10脚接模拟地，模数转换芯片U2的15 脚连接第一电阻R65的一端，并与模数转换芯片U2的1脚、20脚相连并接+3. 3V电源，第一 电阻R65的另一端连接模数转换芯片U2的14脚、数字信号处理器2-1的E2脚，模数转换 芯片U2的11脚连接可编程逻辑器件2-2的71脚，模数转换芯片U2的13脚、12脚依次连 接数字信号处理器2-1的Dl脚、D3脚；其中，参考源芯片的型号为ADR441，模数转换芯片的 型号为AD7689，运算放大器的型号为ADA4841-1 ；由于脑电信号为16路，所以需要使用两片AD7689来满足信号通道路数的要求。本 实施例通过同时给两个ADC的CNV端置高来同时采样16路信号，两片ADC时的时序图如图 4所示，使用两片ADC进行16路数据AD转换的程序流程图如图5所示，首先对第一个ADC 按照正常的时序提供CNV，使前8路信号正常的转换，此时第二片ADC的CNV仍处于高电平， 即仍处于保持状态。由于发送数据时CNV处于低电平状态，因此在第一片ADC转换并传输 完成8路后，继续保持CNV为低电平，同时将第二片ADC的CNV置低，开始正常的转换，当第 二片ADC也转换并传输完成8路时，将两个ADC的CNV同时置高，开始下一个周期的转换，由于DSP读取数据的时间要小于ADC转换的时间，因此AD转换一直进行，并且不会造成数 据的覆盖等问题；模数转换电路5与数字信号处理器2-1连接如图5所示，其中，可编程逻辑器件 CPLD的型号为EPM570T144C5，数字信号处理器的型号为ADSP-BF533 ； EPM570T144C5的7 脚、141 脚、142 脚、143 脚、121 脚、122 脚、123 脚、124 脚、125 脚、127 脚、129 脚、130 脚、109 脚、110脚、111脚、112脚、113脚、114脚、117脚、118脚、119脚、120脚依次连接D2脚、E2 脚、Dl 脚、D3 脚、M9 脚、N9 脚、P9 脚、M8 脚、N8 脚、P8 脚、M7 脚、N7 脚、M13 脚、M14 脚、N14 脚、N13 脚、N12 脚、Mll 脚、Nll 脚、P13 脚、P12 脚、Pll 脚；所述的脑电信号分析存储单元2包括数字信号处理器2-1、可编程逻辑器件2-2、 键盘2-3、存储器2-4、液晶屏2-5、实时时钟2-6、USB2-7，数字信号处理器2_1的第一信号 输入输出端作为脑电信号分析存储单元2的输入输出端，数字信号处理器2-1的第二输入 输出端连接存储器2-4的输入输出端，数字信号处理器2-1的第三输入输出端连接液晶屏 2-5的输入输出端，数字信号处理器2-1的第四输入输出端连接实时时钟2-6的输入输出 端，数字信号处理器2-1的第五输入输出端连接USB2-7的输入输出端，数字信号处理器2-1 的第六输入输出端作为脑电信号分析存储单元2的数字信号输入输出端，数字信号处理器 2-1的输出端连接可编程逻辑器件2-2的输入端，可编程逻辑器件2-2的第一输出端连接 键盘2-3的输入端，可编程逻辑器件2-2的第二输出端连接存储器2-4的输入端，可编程逻 辑器件2-2的第三输出端连接液晶屏2-5的输入端，可编程逻辑器件2-2的第四输出端连 接实时时钟2-6的输入端，可编程逻辑器件2-2的第五输出端连接USB2-7的输入端，键盘 2-3的输出端连接数字信号处理器2-1的输入端；存储器2-4如图6 (a)、图6 (b)所示，图6 (a)为NANDFLASH存储器与数字信号 处理器2-1电路原理图，包括电阻、电容、NANDFLASH存储器，电阻由第一电阻R101、第二电 阻R102、第三电阻R17、第四电阻R16、第五电阻R15、第六电阻R14组成，所述的NANDFLASH 存储器的型号为K9F1G08U0A，NANDFLASH存储器UlO的19脚连接第一电阻RlOl的一端，第 一电阻RlOl的另一端连接第二电阻R102的一端并接3. 3V电源，第二电阻的另一端R102 的另一端连接第三电阻R17的一端、NANDFLASH存储器UlO的7脚，第三电阻R17的另一端 连接数字信号处理器2-1的A5端，NANDFLASH存储器UlO的脚9连接第四电阻R16的一端， 第四电阻R16的另一端连接数字信号处理器2-1的A4端，NANDFLASH存储器UlO的8脚、18 脚依次连接数字信号处理器2-1的H14脚、G14脚，NANDFLASH存储器UlO的17脚连接第 五电阻R15的一端，第五电阻R15的另一端连接数字信号处理器2-1的K14脚，NANDFLASH 存储器UlO的16脚连接第六电阻R14的一端，第六电阻R14的另一端连接数字信号处理器 2-1的L14端，NANDFLASH存储器UlO的12脚、37脚相连并接3. 3V电源；NANDFLASH存储 器UlO的四脚 33脚、42脚 44脚依次连接数字信号处理器2_1的M9脚、N9脚、P9脚、 M8脚、N8脚、P8脚、M7脚、N7脚，NANDFLASH存储器UlO的13脚、36脚相连并接地；图6 (b)为SD存储器电路原理图，由电阻、SD存储器组成，其中，电阻由第一电阻 R10、第二电阻R11、第三电阻R18、第四电阻R19、第五电阻R12、第六电阻R13组成，SD存储 器TF的1脚、8脚分别连接第一电阻RlO的一端、第二电阻Rll的一端，第一电阻RlO的另 一端、第二电阻Rll的另一端、SD存储器TF的4脚相连并接+3. 3V电源，SD存储器TF的2 脚连接第三电阻R18的一端、可编程逻辑器件2-2的144脚，SD存储器TF的5脚连接第四电阻R19的一端、数字信号处理器2-1的Dl脚，SD存储器TF的3脚连接第五电阻R12的 一端、数字信号处理器2-1的D3脚，SD存储器TF的7脚连接第六电阻R13的一端、数字信 号处理器2-1的E2脚，第三电阻R18、第四电阻R19、第五电阻R12、第六电阻R13的另一端 相连并接+3. 3V电源；其中SD存储器的型号为TF CARD ；液晶屏2-5如图7所示，由总线驱动芯片、液晶屏、电阻组成，总线驱动芯片由第一 总线驱动芯片U21和第二总线驱动芯片U22组成，电阻由第一电阻R21和第二电阻R22组 成，第一总线驱动芯片U21的19脚连接可编程逻辑器件2-2的66脚、第二电阻R22的一端， 第一总线驱动芯片U21的1脚连接第一电阻R21的一端、第二总线驱动芯片U22的1脚，第 一电阻R21的另一端连接第二电阻R22的另一端并接3. 3V电源，第一总线驱动芯片U21的 2 9脚依次连接数字信号处理器2-1的B5脚、B6脚、A6脚、C6脚、B7脚、A7脚、B8脚、C8 脚，第一总线驱动芯片U21的11 18脚依次连接液晶屏的1脚、3脚、5脚、7脚、9脚、11 脚、13脚、15脚，第一总线驱动芯片U21的10脚接地，第二总线驱动芯片U22的1脚连接第 一电阻R21的另一端，第二总线驱动芯片U22的5脚、7脚依次连接数字信号处理器2_1的 K2脚、Ml脚，第二总线驱动芯片U22的17脚、15脚、13脚依次连接液晶屏的17脚、19脚、 21脚，第二总线驱动芯片U22的2脚、4脚、6脚、8脚、9脚、10脚相连并接地；实时时钟2-6如图8所示，由实时时钟芯片、电阻、电容、晶振组成，其中，电阻由第 一电阻R96、第二电阻R97、第三电阻R98、第四电阻R99组成，电容由第一电容C92、第二电 容C93、第三电容C94组成，实时时钟芯片U9的1脚连接晶振W的一端、第一电容C92的一 端、第二电容C93的一端、第三电容C94的一端，第一电容C92的另一端、第二电容C93的另 一端、第三电容C94的另一端相连并接地，晶振W的另一端连接实时时钟芯片U9的2脚， 实时时钟芯片U9的8脚接电池，实时时钟芯片U9的7脚连接第一电阻R96的一端，实时时 钟芯片U9的6脚连接第二电阻R97的一端、数字信号处理器2-1的D2脚，实时时钟芯片U9 的5脚连接第三电阻R98的一端、数字信号处理器2-1的Cl端，实时时钟芯片U9的3脚连 接第四电阻R99的一端、可编程逻辑器件2-2的1脚，第一电阻R96的另一端、第二电阻R97 的另一端、第三电阻R98的另一端、第四电阻R99的另一端相连并接+3. 3V电源。
权利要求1.一种便携式动态脑电监护仪，包括上位机，其特征在于该装置还包括脑电信号采 集单元、脑电信号分析存储单元，脑电信号采集单元的输入输出端连接脑电信号分析存储 单元的第一输入输出端，脑电信号分析存储单元的第一数字信号输入输出端连接上位机的 输入输出端。
2.根据权利要求1所述的便携式动态脑电监护仪，其特征在于所述的脑电信号采集 单元由模拟处理模块、模数转换电路、右腿驱动电路和脑电极组成，其中，脑电极由第一脑 电极、第二脑电级，……，第η脑电极组成，脑电极的输出端通过导联线连接模拟处理模块 的输入端，模拟处理模块的输出端连接模数转换电路的输入端，模数转换电路的输出端作 为脑电信号采集单元的输出端，模数处理模块的初级放大电路输出端连接右腿驱动电路的 输入端。
3.根据权利要求2所述的便携式动态脑电监护仪，其特征在于所述的模拟处理模块 由射频抑制电路、初级放大电路、工频焰波电路、后级放大滤波电路组成，脑电极的输出端 连接射频抑制电路的输入端，射频抑制电路的输出端连接初级放大电路的输入端，初级放 大电路的输出端连接工频焰波电路的输入端，工频焰波电路的输出端连接后级放大滤波电 路的输入端，后级放大滤波电路的输出端作为模拟处理模块的输出端。
4.根据权利要求1所述的便携式动态脑电监护仪，其特征在于所述的脑电信号分析 存储单元包括数字信号处理器、可编程逻辑器件、键盘、存储器、液晶屏、实时时钟、USB接 口，数字信号处理器的第一信号输入输出端作为脑电信号分析存储单元的第一输入输出 端，数字信号处理器的第二输入输出端连接存储器的输入输出端，数字信号处理器的第三 输入输出端连接液晶屏的输入输出端，数字信号处理器的第四输入输出端连接实时时钟的 输入输出端，数字信号处理器的第五输入输出端连接USB的输入输出端，数字信号处理器 的第六输入输出端作为脑电信号分析存储单元的第二数字信号输入输出端，数字信号处理 器的输出端连接可编程逻辑器件的输入端，可编程逻辑器件的第一输出端连接键盘的输入 端，可编程逻辑器件的第二输出端连接存储器的输入端，可编程逻辑器件的第三输出端连 接液晶屏的输入端，可编程逻辑器件的第四输出端连接实时时钟的输入端，可编程逻辑器 件的第五输出端连接USB的输入端，键盘的输出端连接数字信号处理器的输入端。
专利摘要一种便携式动态脑电监护仪，属于医疗器械领域，该脑电仪由脑电信号采集单元、脑电信号分析存储单元、上位机组成，脑电信号采集单元的输入输出端连接脑电信号分析存储单元的第一输入输出端，脑电信号分析存储单元的第一数字信号输入输出端连接上位机的输入输出端；本实用新型便携式动态脑电监护仪，稳定性、可靠性高，能够实现对偶发、短暂、阵发或具有特征性的脑电活动的动态长期监测，且不影响患者的正常生活学习工作，由于可连续记录较长时间的脑电数据，因此对癫痫及脑血管疾病的诊断以及睡眠的研究和分析有重要的临床价值。
文档编号A61B5/0476GK201840480SQ20102057626
公开日2011年5月25日 申请日期2010年10月26日 优先权日2010年10月26日
发明者代继成, 刘世昌, 慈国辉, 朱万里, 牟超, 王子敬, 王明全, 金晶 申请人:东北大学