一种基于zynq系列fpga的超声成像方法
【技术领域】
[0001] 本发明属于医疗超声成像领域，设及一种基于高集成度控制忍片的超声成像方 法。
【背景技术】
[0002] 超声成像技术具有无福射，成像清晰直观等优点，在许多医疗领域发挥着重要作 用。其主要工作方式是通过FPGA控制超声收发忍片发射超声信号，并对返回的信号进行接 收和预处理。利用ARM对预处理的数据进行深度处理并成像与优化。
[0003] 传统的超声设备体积庞大，十分笨重。运是因为大部分设备将FPGA与ARM忍片分 立，FPGA部分采用Altera或者Xilinx公司的忍片，ARM部分配有GPUW提高整体运行速度。运 样的设备由于忍片过多，硬件设计时难度较大，设备的体积和功耗也很大。也有一些设备选 择不使用ARM忍片，而是在FPGA内部用程序编写出ARM软核，运样的设备虽然体积和功耗有 所改善，但是开发难度太大，而且对FPGA的性能要求很高，超声图像难W实时显示，设备的 性能与成本有所提高。
[0004] ZYNQ是Xilinx公司推出的一款集成了ARM-Co;rtex-A9双核（Processing System, PS)W及最多可达500多万个逻辑口的可编程逻辑单元(Programmable Logic,PL)的高端忍 片，能够更灵活地用于各种目标应用。与其他独立Codex-A9与Xilinx FPGA在单板上相比， ZYNQ具有如下优点:①设计成本降低;②设计整体功耗降低;③设计体积减少;④设计风险 降低;⑤具有更灵活的设计。Xilinx公司在设计ZYNQ时不仅解决了不同工艺特征的处理器 和FPGA融合在同一个忍片上并保证良品率的问题，还通过AXI总线实现了高效的片内高性 能处理器与FPGA之间互联通路，W保证PS与化部分通信速度和质量的可靠。AXI总线具有如 下特点：总线的地址/控制和数据通道是分离的；支持不对齐的数据传输；同时在突发传输 中，只需要首地址；同时具有分离读/写数据通道;支持先主传输访问和乱序访问；更容易进 行时序收敛。
[0005] 此外，Xilinx公司还提供了最新集成设计环境Vivado化S，它W基于知识产权 (IP)核的设计方法为主，允许设计者对不同的设计方案和策略进行尝试，从中选择最佳的 解决方案的方法，提高了FPGA的设计效率。此外，Vivado化S提供的WIP核为中屯、的开发环 境，攻克了系统级集成和实现的技术难关。性能方面，与Xilinx公司前一代的设计平台ISE 相比，Vivado的提升分为W下几个方面:实现速度提升4倍，器件利用率提升了 20%，最多3 个速度级性能优势，功耗降低35 %，增量编译速度提高一倍，IP集成速度提高4倍，R化仿真 速度提高3倍W及C/C++/SystemC至CTL的转换速度提高4倍。通过运些性能的提升，使得 Vivado化S比ISE更适合对较为复杂的FPGA的开发。软件运行速度的提高缩短了开发流程， 众所周知，由于ISE、QuatusII等软件编译、实现等过程运行速度欠佳，使得FPGA的开发周期 相对ARM、DSP来说十分漫长。而器件利用率的提高更为重要，当FPGA用于超声成像时，中间 经历的波束形成、动态滤波、坐标变换等过程，使得FPGA内部的逻辑资源十分紧缺，运样大 大增加了了软件优化算法的难度和硬件电路的成本。Vivado化S的出现，减轻了软件编程 的难度，缩短了硬件开发的时间，其意义是十分重大的。
[0006] 对于软硬件协同开发而言，可W使用Vivado HLS来构建硬件系统，但是想要该硬 件能够更具需求进行工作，则需对其进行软件的开发。Xi 1 inx使用SDK ( Sof tware Development Kit)作为ARM开发工具，并在上面集成了一些XiIinx全可编程器件开发流程 中需要用到的工具。它是一个基于Eclipse的图形化嵌入式软件开发环境，它支持包括最新 的7系列FPGA和巧nq-7000AP SoC器件在内的所有Xilinx FPGA架构。此外，Xilinx SDK还包 含标准Eclipse环境下构建，集成编辑器、编译器、生成工具、flash管理和JTAG/GDB调试，可 定制库和器件驱动程序，提供现成的裸机和Linux开发支持，提供商用RTOS支持W及支持源 代码版本管理等诸多优良特性。基于ZYNQ系列FPGA的超声成像方法很适合应用于便携、无 线超声成像设备等小型化产品。
【发明内容】
[0007] 为了解决超声成像设备体积庞大笨重、硬件电路复杂、设计难度大等问题，本发明 提供了一种基于ZYNQ系列FPGA的超声成像方法。本方法在ZYNQ内实现了超声成像的全过 程，有效地提高了控制忍片的集成度，缩小了超声成像设备的体积；同时通过使用Vivado HLS和SDK软件，有效地提高了研发效率，降低了开发的难度，增强了方法的可移植性，很适 合应用于便携、无线超声成像设备等小型化产品。
[0008] 本发明的目的是通过W下技术方案实现的：
[0009] -种基于ZYNQ系列FPGA的超声成像方法，采用ZYNQ系列FPGA作为控制忍片，ZYNQ 中的化部分具有FPGA的逻辑功能，可W实现对超声信号收发和预处理，包括简单的控制信 号收发、波束形成、帖相关、伽马变换等;ZYNQ的PS部分具有ARM的嵌入式功能，可W实现对 超声信号预处理后数据的成像和优化。ZYNQ内部PS部分与化部分是通过AXI4总线进行互联 的，如图1所示，共分为=个步骤，具体步骤如下：
[0010]步骤1:用ZYNQ系列FPGA自带的Vivado化S软件设计超声信号的发射控制W及信 号接收的程序，控制超声收发忍片，获取超声成像所需的数据。
[0011]步骤2:通过Vivado化S软件，利用ZYNQ内化部分对接收到的超声回波信号进行处 理，包括波束形成、动态滤波、帖相关、伽马变换等。
[0012]步骤3:通过SDK软件，利用ZYNQ内PS部分对处理后的超声回波图像进行成优化并 传输给后端。
[0013] 本发明与现有技术相比具有如下优点：
[0014] 1)本发明采用的ZYNQ系列FPGA是全球首款将完整的ARM处理器片上系统SoC和 28nm低功耗可编程逻辑器件集成在一起的忍片。ZYNQ系列FPGA资源丰富，管脚众多，功耗较 低，集成度高；
[001引2)本发明利用ZYNQ系列FPGA自带的集成开发环境VivadoHLS,该集成开发环境性 能与传统的I沈和Quatus II相比，综合、实现、仿真等过程的效率和质量都有明显提升，对 FPGA资源的分配也更加合理，大大提高了 FPGA的使用效率和超声成像设备的开发效率； [0016] 3)本发明直接把在Vivado HLS软件中实现的超声成像代码转换成能够加载到 FPGA的寄存器传输级RTL，整个过程不需要开发人员了解任何关于CTL的知识。降低了超声 成像的开发难度，缩短了开发时间；
[0017] 4)本发明最终将所设及到的ZYNQ的程序都通过Vivado化S封装成IP核，方便移植 和调用。本发明通过Vivado HLS与SDK的配合，实现了软硬件协同设计，最大程度地发挥了 异构多核处理器的优势，拓宽了系统的优化空间，具有更好的灵活性；
[0018] 5)本发明设及到的超声成像采用8通道128阵元，算法可移植扩展为16通道或32通 道W及更多通道。
【附图说明】
[0019] 图1是本发明实现的总流程图；
[0020] 图2是本发明中数字波束形成实现框图；
[0021 ]图3是本发明中动态范围变换实现框图；
[0022] 图4是本发明中帖相关过程实现框图。
【具体实施方式】
[0023] 下面结合附图对本发明的技术方案作进一步的说明，但并不局限于此，凡是对本 发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖 在本发明的保护范围中。
[0024] ZYNQ系列FPGA主要用在W下S个方面:超声信号发射，超声回波信号处理W及超 声图像传输，下面结合图1对本发明做进一步详细描述，本发明的具体实施步骤如下：
[0025] 执行步骤1:控制超声探头发射，主要包括整序控制，动态聚焦和动态变迹，产生超 声成像所需的数据。
[0026] (Ia)在探头发射超声波的过程中，为了获得比较好的成像效果和比较高的分辨 率，通常采用将若干个阵元组合成一个后发射超声波取代同一时刻只有一个阵元发射超声 波。运样，对探头阵元的发射顺序就有一定的要求，成为整序控制。本发明W128阵元组成的 探头为例，利用其中的8个阵元进行组合发射超声波，探头阵元的分组如表1所示。
[0027] 表1阵元分组列表
[0029](化)通过控制各个阵元发射超声波的延迟时间来改变焦点的位置，进而控制焦点 在波束上的移动位置来获得不同深度和位置的断面图像，实际应用时是通过控制模拟数字 转换器的起始时间和采样间隔时间来实现数字延迟的非均匀采样法实现的。具体操作过程 是在Vivado化S中建立Dyn_Fo州S模块，将延迟数据存放在开辟的ROM中。
[0030] (Ic)为了增强主瓣并抑制旁瓣，需要进行发射动态变迹处理，其原理是对各个通 道的数据进行加权求和。具体操作是先把计算好的加权系数提前存放在变迹ROM中，当回波 数据从寄存器中读出时，同步地从变迹ROM中取出各个通道对应的加权系数，两两相乘后相 加合成，输出具有加权特性的数据。
[0031] (Id)对控制超声发射的所有程序进行封装，在Vivado HLS中生成一个Sign_ Producing的IP核，并且预留出参数更改的接口，方便程序的移植和调用。
[0032] 执行步骤2:超声回波信号处理，主