专利名称：电子棋盘的制作方法
技术领域：
本实用新型涉及一种基于传感器元件特性的棋盘，尤其是一种不需要译码电路、
结构简单、可直接获取棋盘信息并存储、处理的棋盘，具体地说是一种电子棋盘。
背景技术：
传统的围棋、中国象棋、国际象棋比赛都是在一块棋盘上采用对应的棋子来进行， 以木制为棋盘主，比赛的记时、读秒提醒和记谱都依靠于人工进行，比赛结束时数子工作要 由裁判来进行，比较费时费力。而普通的学棋、比赛往往无人记谱，如出现乱局的问题往往 得重赛，比赛时间长了以后棋局容易忘记。而学习、练习多是拿着棋谱书本，采用打谱、做各 种练习题的方式来进行，学习和爱好者家里往往有大量的棋书。为了改变现状，多年来研究 电子棋盘者可谓不少，但至今未能普及开来有各种原因，其中有的改变传统下棋习惯；有 的可靠性不够，因为行棋过程的记录是不允许有任何错误的；也有的使用不方便。因此，现 有的传统棋盘费时费力、学习不便；电子棋盘可靠性差、使用不便，不能满足现有使用的要 求。
发明内容本实用新型的目的是针对现有的传统棋盘费时费力、学习不方便；电子棋盘可靠
性差、使用不便的问题，提出一种结合实际需要，可靠性高、结构简单、制造成本低、功能强 大的电子棋盘。 本实用新型的技术方案是 —种电子棋盘，它包括带有磁铁的棋子、棋盘和由主控制器、数据存储模块构成的
计时钟，所述的棋盘各格子下方均装有与格子对应的传感器，传感器感应位于对应格子的
棋子的磁信号，各传感器的信号输出端均与对应的各并串转换模块相连，所述的各并串转
换模块之间串联，首端的并串转换模块作为棋盘感应信号的输出与计时钟的主控制器的感
应信号端相连，主控制器的存储信号端与数据存储模块的存储信号端相连。 本实用新型的计时钟还包括显示屏、键盘电路、时钟电路、语音播放模块和USB电
路，计时钟的主控制器的显示输出信号端与显示屏的信号输入端相连，主控制器的键盘信
号输入端与键盘电路的信号输出端相连，主控制器的时钟信号端与时钟电路的信号端对应
连接，主控制器的语音信号输出端与语音播放模块的语音信号输入端相连，主控制器的数
据信号端通过USB电路与电脑相连。 本实用新型的与各并串转换模块相连的传感器为1-9个。 本实用新型的传感器为霍尔。 本实用新型的有益效果 本实用新型是研究行棋规律，比赛规则，结合实际需要，开发出的电子棋盘能有效 解决各种问题，而且采用较新的技术，不仅能满足实际需要，还可以实现一些前所未有的功 能，而且成本还能得到有效地控制。[0011] 本实用新型的棋盘部分不采用大多数电子棋盘采用的行列交叉的棋子检测方法， 而是将传感器用并串转换电路连起来，结构非常简单，棋盘部分不需要译码电路，也不需要 控制器。棋盘与计时钟的控制中心之间的连接线一方面对棋盘进行供电，同时通过锁存、时 钟信号和数据线获取棋盘盘面的棋子信息。各棋子下面均嵌入一个小磁铁，这样着子就可 以引起传感器输出的变化，主控制器通过连接线就可以获取行棋信息。结构简单，使用方 便，可靠性高。由于围棋、中国象棋、国际象棋比赛中都是轮流行棋，围棋可以弃权，但弃权 一方要按计时钟以示弃权一次，所以为了降低成本，我们采用软件判断棋子的方法，实践证 明此方法行之有效，且能较大地降低成本。 本实用新型的硬件部分不区别棋子，对棋子的识别靠软件来处理。此方法经试验 检验证明是可靠实用的，而且可以大大地降低成本。
图1是本实用新型的结构示意图之一。 图2是本实用新型的结构示意图之二。 图3是本实用新型的结构示意图之三。
具体实施方式
以下结合附图和实施例对本实用新型作进一步的说明。 如图l所示，一种电子棋盘，它包括带有磁铁的棋子、棋盘和由主控制器(型号可 以为ATMEGA64或LPC2132)、数据存储模块(可以采用flash或SD卡)构成的计时钟，所 述的棋盘各格子下方均装有与格子对应的传感器，传感器感应位于对应格子的棋子的磁信 号，各传感器的信号输出端均与对应的各并串转换模块相连，所述的各并串转换模块之间 串联，首端的并串转换模块作为棋盘感应信号的输出与计时钟的主控制器的感应信号端相 连，主控制器的存储信号端与数据存储模块的存储信号端相连。 本实用新型的计时钟还包括显示屏、键盘电路、时钟电路、语音播放模块(型号可 为H6162、 SD1640)和USB电路(如果选择带有USB功能的单片机则该部分可省略)，计时 钟的主控制器的显示输出信号端与显示屏的信号输入端相连，主控制器的键盘信号输入端 与键盘电路的信号输出端相连，主控制器的时钟信号端与时钟电路的信号端对应连接，主 控制器的语音信号输出端与语音播放模块的语音信号输入端相连，主控制器的数据通讯信 号端通过USB电路与电脑相连。 本实用新型的与各并串转换模块相连的传感器为l-9个，如图l所示，传感器以霍 尔为例。 本实用新型的主控制器通过USB电路与电脑的连接，从而通过软件实现数据上 载、下载、比赛现场直播等功能。其中键盘可以采用行列键盘，或通过电阻分压用AD采集 的方法实现按键的检测，作用是信息输入；显示屏用来显示各种信息如比赛时间、比赛结 果、设置信息、系统时钟，复盘、打谱、练习题含解说等；数据存储模块用来存储棋盘信息，还 可以存储各种棋谱和练习题以供学习者使用；时钟电路为系统提供实时时钟；语音播放模 块提供各种提示和读秒时的语音。 本实用新型可以完成"电子猜先功能"、"自动记录棋谱功能"，"自动记时及读秒功能"，"语音提示功能"，围棋"自动计目功能"，"断电继续功能"，"违规行棋判断功能"，"复盘 功能"，"打谱及练习功能"，配合电脑还可以实现"现场直播功能"。围棋计目时还可以按习 惯选择按目或子计算结果，语音提示也可以有多种选择，比如只在读秒时播放，也可以没行 一步棋都进行提示等。行棋后是否按计时钟也可以由用户自由选择。本设计可以选配大容 量锂电池，可以满足最大达8小时对弈，在外接电源时一边工作，一边对锂电池充电。"断电
继续功能"可以在比赛封盘时关掉电源，继续比赛时开电就可以继续进行。
实施例一 —种电子棋盘，以围棋为例，它包括带有磁铁的棋子、棋盘和由主控制器、数据存 储模块构成的计时钟，所述的棋盘各格子下方均装有与格子对应的霍尔，各棋子下面均嵌 入一个小磁铁，361个霍尔分别感应位于对应格子的棋子的磁信号，这样着子就可以引起霍 尔输出的变化，各霍尔的信号输出端均与对应的各并串转换模块(型号可为74HC165)相 连，并串转换模块为45个，所述的45个并串转换模块之间串联，各个并串转换模块依次串 联，前44个并串转换模块均连接8个霍尔，末端的并串转换模块连接9个霍尔(第9个接 在串行输入口上)，首端的并串转换模块作为棋盘感应信号的输出与计时钟的主控制器的 感应信号端相连，主控制器的存储信号端与数据存储模块的存储信号端相连。数据存储模 块用来存储棋盘信息，还可以存储各种棋谱和练习题以供学习者使用。 实施例二 —种电子棋盘，以中国象棋为例，它包括带有磁铁的棋子、棋盘和由主控制器、数 据存储模块构成的计时钟，所述的棋盘各格子下方均装有与格子对应的霍尔，各棋子下面 均嵌入一个小磁铁，90个霍尔分别感应位于对应格子的棋子的磁信号，这样着子就可以引 起霍尔输出的变化，各霍尔的信号输出端均与对应的各并串转换模块(型号可为74HC165) 相连，并串转换模块为12个，各个并串转换模块依次串联，前11个并串转换模块均连接8 个霍尔，末端的并串转换模块连接2个霍尔，首端的并串转换模块作为棋盘感应信号的输 出与计时钟的主控制器的感应信号端相连，主控制器的存储信号端与数据存储模块的存储 信号端相连。数据存储模块用来存储棋盘信息，还可以存储各种棋谱和练习题以供学习者 使用。
实施例三 —种电子棋盘，以电子国际象棋为例，它包括带有磁铁的棋子、棋盘和由主控制 器、数据存储模块构成的计时钟，所述的棋盘各格子下方均装有与格子对应的霍尔，各棋 子下面均嵌入一个小磁铁，64个霍尔分别感应位于对应格子的棋子的磁信号，这样着子就 可以引起霍尔输出的变化，各霍尔的信号输出端均与对应的各并串转换模块(型号可为 74HC165)相连，并串转换模块为8个，所述的8个并串转换模块之间串联，每个并串转换模 块均连接8个霍尔首端的并串转换模块作为棋盘感应信号的输出与计时钟的主控制器的 感应信号端相连，主控制器的存储信号端与数据存储模块的存储信号端相连。数据存储模 块用来存储棋盘信息，还可以存储各种棋谱和练习题以供学习者使用。 本实用新型未涉及部分均与现有技术相同或可采用现有技术加以实现。
权利要求一种电子棋盘，其特征是它包括带有磁铁的棋子、棋盘和由主控制器、数据存储模块构成的计时钟，所述的棋盘各格子下方均装有与格子对应的传感器，传感器感应位于棋盘上棋子的磁信号，各传感器的信号输出端均与对应的各并串转换模块相连，所述的各并串转换模块之间串联，首端的并串转换模块作为棋盘感应信号的输出与计时钟的主控制器的感应信号端相连，主控制器的存储信号端与数据存储模块的存储信号端相连。
2. 根据权利要求1所述的电子棋盘，其特征是所述的计时钟还包括显示屏、键盘电路、时钟电路、语音播放模块和USB电路，计时钟的主控制器的显示输出信号端与显示屏的信号输入端相连，主控制器的键盘信号输入端与键盘电路的信号输出端相连，主控制器的时钟信号端与时钟电路的信号端对应连接，主控制器的语音信号输出端与语音播放模块的语音信号输入端相连，主控制器的数据信号端通过USB电路与电脑相连。
3. 根据权利要求1所述的电子棋盘，其特征是与各并串转换模块相连的传感器为1-9个。
4. 根据权利要求1所述的电子棋盘，其特征是所述的传感器为霍尔。
专利摘要一种电子棋盘，它包括带有磁铁的棋子、棋盘和由主控制器、数据存储模块构成的计时钟，所述的棋盘各格子下方均装有与格子对应的传感器，传感器感应位于对应格子的棋子的磁信号，各传感器的信号输出端均与对应的各并串转换模块相连，所述的各并串转换模块之间串联，首端的并串转换模块作为棋盘感应信号的输出与计时钟的主控制器的感应信号端相连，主控制器的存储信号端与数据存储模块的存储信号端相连。本实用新型结合实际需要，具有可靠性高、结构简单、制造成本低和功能强大的优点。
文档编号A63F13/02GK201492917SQ20092023098
公开日2010年6月2日 申请日期2009年9月11日 优先权日2009年9月11日
发明者李立春, 王璇 申请人:南京弈林奥电子技术有限责任公司