专利名称：设置在影象形成设备内的控制电极的驱动电路的制作方法
技术领域：
本发明涉及设置在诸如复印机等利用电场力使显影剂跳跃而形成可见影象的影象形成设备内的控制电极的驱动电路。
最近，作为一种把影象信号还原成可见影象输出到诸如纸张等记录介质上的影象形成设备，日本专利申请公开Hei 5 No.50,647公开了一种影象形成设备。在这个公开中的影象形成设备，通过使带有静电的碳粉在电力(电场)作用下跳跃，而碳粉的跳跃方向受布置在碳粉转移途径中的控制电极控制，而在记录介质上形成可见影象。
设置在这种影象形成设备内的控制电极是平板形式，上面形成多个孔。这些孔中的每一个，在其周围都设有环型电极，形成控制碳粉流通的栅极。电压按照影象信号选择性地加在每一个环型电极上，亦即每一个栅极上，以控制电场的分布.结果，确定了碳粉的跳跃方向，因而在记录介质上便按照影象信号形成影象。
现参照
图1至6，以数字式复印机为例说明这种影象形成设备的配置和操作。
本影象形成设备除了数字式复印机之外，还可以应用于，例如，打印机的印刷部分，并具有图1示意地说明的部分配置。就是说，影象形成设备在其中心具有影象形成装置1，用来使作为显影剂的碳粉粘附在记录介质上而形成影象.在影象形成装置1的进纸侧和出纸侧分别设置向影象形成装置1供应纸张用的送纸器10和用加热和加压的方法把影象形成装置1在纸张上形成的碳粉影象固定下来用的定影装置11。
正如图2详细表明的，影象形成装置1包括碳粉供应部分2和印刷部分3。碳粉供应部分2包括储存显影剂碳粉21用的碳粉储槽20、鼓形碳粉支架22、调节碳粉支架22圆周表面上携带的碳粉层厚度并使之带上负电荷用的刮刀23。
碳粉是磁性型的，平均粒径，例如，6μm(微米)，由刮刀23使之带上的静电电荷为，例如，每克-4μC(微库仑)到-5μC。在这里，碳粉支架22圆周表面上携带的碳粉层厚度调节为60μm。在本实施例的描述中，将详细描述带负电荷的碳粉的配置，但是，也可以把系统配置成使用带正电荷的碳粉。
在这里，碳粉支架22由未示出的驱动装置驱动按图中箭头A所指的方向旋转，表面速度设置为，例如，约80mm/sec。碳粉支架22接地，其中在对着刮刀23和对着控制电极26(下面将要描述)的位置具有未示出的固定磁铁。这些磁铁的磁力使碳粉21能够以“销钉”的形式站立在与其位置对应的圆周表面区域上。在这里，也可以把系统配置成不使用磁力，而使用电力或电力和磁力结合来支持碳粉。
印刷部分3包括对面电极25，安排在面对碳粉支架22圆周表面的位置上；高压电源30，用来向对面电极提供高压；控制电极，设置在碳粉支架22和对面电极25之间；绝缘皮带24，用来向对面电极25上面传送纸张5；一对辊子16a和16b，用来驱动绝缘皮带24；带电刷8，用来使纸张5带上电荷。充电器电源18，用来向带电刷8提供充电器电压；电荷清除刷28，用来清除纸张5上的电荷；电荷清除电源17，用来向电荷清除刷28施加电荷清除电压；以及清洁刮刀19，用来清洁绝缘皮带24的表面。
控制电极26作为印刷部分3的一部分，具有带图3中示意地表示的顶面的配置。就是说，所述电极具有环绕每一个孔H周围的环型电极27；这个孔H和环型电极27形成跳跃的碳粉流通时的栅极29。驱动信号从图2所示的驱动电路31通过馈电线28加给每一个环型电极27，正如下面将要描述的，以控制从碳粉支架22传送到对面电极25的碳粉跳跃流的方向。
为方便起见，图2所示的控制电极26只有一个栅极29，但是，如图3简略地示出的，有规则地布置了多个栅极29。实际上，栅极安排在，例如，约2560个位置上，但并不具体地限于这个数目和形状。
碳粉支架22由诸如铝等非磁性材料的衬底构成。绝缘皮带24由厚约75μm用PVDF(聚偏二氟乙烯)制成的衬底构成，其体积电阻率约为1010□·cm。对面电极25安排在离碳粉支架22圆周表面，例如，约1.1mm的位置，并加有来自高压电源30的，例如，约2.3千伏(KV)高压，以便在它本身和碳粉支架22之间形成电场。辊子16a和16b由一个未示出的驱动装置驱动旋转，使得绝缘皮带24按图中箭头所示的方向以约30mm/sec的速度运行。
尽管没有示出，但图2所示的影象形成设备还包括主控制器，用来控制整个设备；影象处理器，用来对影象数据进行影象处理；影象存储器，用来储存处理过的影象数据；影象形成控制装置，用来把影象处理后得到的影象数据转换成准备给控制电极26的影象信号。
按照图2中这样配置的影象形成设备，当纸张5由绝缘皮带24传送以均匀的速度从对面电极上面通过时，被碳粉支架22携带的碳粉(带负电荷)在碳粉支架22和对面电极25之间形成的电场作用下，跳到并靠静电粘附在被传送的纸张5的上表面上。
碳粉的跳跃方向由控制电极26的每一个栅极29(环型电极27)的电位决定。也就是说，每一个环型电极27的电位都由驱动电路31根据上述未示出的影象形成控制装置转换而得到的影象信号控制。控制电极26附近的电场分布由驱动电路31给出的驱动信号控制，使得碳粉的跳跃方向受到控制。
当，例如，施加在栅极29上的电压为150V(伏)时，这个栅极促使碳粉(带负电荷)从其中穿过。当施加-200V时，这个栅极就阻止碳粉通过。每一个栅极都有一个由驱动电路31按照影象信号给出的选择性脉冲驱动信号，以此按照影象控制碳粉流的通过(和跳跃方向)。
在图3中举例说明的控制电极26每一个栅极29有一个环型电极27，而每一个栅极各自通过其馈电线28由驱动信号驱动。相反，如图4所示，有另一种控制电极(称为”矩阵型控制电极”)，它在两个分层的带状电极的行27a和列27b之间的交点处有栅极29，并通过电极27a与27b之间的关系控制每一个栅极29的电势状态。在这种类型中，可以减少信号线(馈电线)的数目，并能缩小其驱动电路的规模。
接着，将用图5所示的流程图描述作为这样配置的影象形成设备的数字式复印机中的复印操作。在描述中，需要时参照图1至4。
首先，当把待复印的原件放在图1的影象摄像部分(未标标号)上面时，操作开始复印键(未示出)，影象摄像部分开始从原件读取影象(步骤S01)。影象摄像部分从原件影象摄取的影象数据在影象处理部分(未示出)进行影象处理(步骤S02)，储存在影象存储器(未示出)中(步骤S03)。这些图象数据传送到影象形成控制装置(步骤S04)，在这里被转换成控制电极的控制信号(步骤S05)。
当影象形成控制装置获得预定数量的控制电极控制信号时(步骤S06；是)，它便控制未示出的驱动装置，使得影象形成装置1碳粉支架22(轴套)开始转动(步骤S08)，并将-200V加在图3所示控制电极未示出的屏蔽电极上(步骤S09)，然后在绝缘皮带24开始移动的同时，给图2所示对面电极25、带电刷8和电荷清除刷28施加预定电压(步骤S10)。
接着，图1所示送纸器10的拾纸辊(未标标号)被激活(步骤S11)，使之向详示于图2的影象形成装置1供应纸张5。这纸张5在与带电刷8和辊子16a之间的电位差相应的电压下带上电，并被绝缘皮带24以均匀的速度在对面电极25上面传送过去。接着，当纸张被正常地传送(步骤S12；是)时，驱动信号便加在控制电极26上(步骤S14)，以此控制碳粉流，以便在纸张5上面完成印刷(影象形成)。
在这里，当影象形成装置1以与纸张5的传送同步的时序把控制电极信号加给图2所示的驱动电路31时，驱动电路31便按照控制电极信号把驱动信号加给控制电极26的栅极。结果，控制电极26的栅极附近的电场便按照驱动信号进行控制，于是碳粉的跳跃方向便按照影象数据进行控制，这样在被绝缘皮带传送着的纸张5上便依次形成碳粉影象(字符)。其上带有碳粉影象的纸张被图1所示的定影装置11加热的同时被辊压，于是碳粉就固定在纸张5上。当以这样的方法完成印刷过程(步骤S15；是)时，操作返回步骤S01，为读取下一张原件作准备。
正如前面所描述的，按照这种类型的影象形成设备，由于省去了在利用诸如光电导转鼓或绝缘转鼓等显影介质的设备上都有的把碳粉影象从显影介质向纸张转移的过程，在影象转移过程中本来会发生的影象质量下降现象，在这里就不会发生。另外，既然没有显影介质，这种配置就需要较少的部件，从而有可能缩小尺寸和降低成本。
尽管上面描述的影象形成设备是产生单色影象用的，但是，也可以实现彩色影象形成设备，通过用图6示意表示的设置多个影象形成装置，例如对应于黄色、洋红、青色和黑色的1a，1b，1c和1d来代替图2所示的供应装置2，就能产生彩色影象。
图2所示向控制电极提供驱动信号用的驱动电路31最好具有这样的特性，即在驱动信号切换时它不产生波形畸变。若驱动信号有任何波形畸变，控制电极26就不可能准确地控制碳粉流的转移，这将使影象的质量下降。为此原因，驱动控制电极用的传统驱动电路采用推挽电路，其中每一个CMOS驱动器都包括一对p型和n性MOS晶体管，作为输出驱动器设置，以便抑制驱动信号的波形畸变。
当图3所示的上述控制电极单独施加驱动信号来驱动各个栅极时，有多少个栅极，就要多少个上述推挽式驱动电路的输出电路。假定，例如，影象要具有300DPI(像点/英寸)，A4纸张就要求2560个栅极。相应地，若驱动电路用的输出电路是由CMOS驱动器组成，每一个驱动器包括两个晶体管，亦即p型和n型晶体管，则构成输出驱动电路的晶体管总数将达5120个，晶体管数目非常庞大。
当输出驱动电路数目增加时，由于输出噪声、功率消耗(发热)，就变得难以将它们集成在一个LSI(大规模集成电路)芯片上，并装入封装内。因此，驱动装置被划分成多个LSI芯片。一般，驱动电路是用LSI实现的，其中每一个都装在具有64个通道(64个输出驱动器)的QFP(方形扁平封装)内。当如上所述控制电极有2560个栅极需要控制时，驱动电路31由40个这样的LSI组成。
采用上述方法，即使利用推挽电路的驱动电路是由分开的64通道LSI组成，每一个LSI上面各装有64个输出驱动器，另外还需要附加电路，诸如移位寄存器、锁存器等，增大其芯片尺寸，从而提高成本。另外，既然驱动电路是由多个LSI组成的，就需要更多的部件，从而进一步增大设备的尺寸。
除了推挽型驱动电路以外，还有使用负载电阻的其他驱动电路。这种驱动电路由高压电源185和低压电源184以及作为负载电阻的电阻元件183和串联在这两个电源之间的晶体管188组成。采用这样的配置，晶体管188的开关状态由影象信号控制电路86控制，使得按照影象信号选择性地把高压电源185和低压电源186的电压(例如，+150V或-200V)输出给输出端子，作为驱动信号电平。
在这种类型的驱动电路中，所需的晶体管约为上述推挽式驱动电路晶体管数的一半，这样使之能够减小电路的规模。但是，这种电路配置，会引起波形畸变，因为它的驱动信号输出电平之中的一个是利用作为无源元件的负载电阻确定的。若通过减小负载电阻的阻值来增大电流，可以在某种程度上抑制波形畸变，但是功率消耗增大，从而需要采取防热对策措施，结果提高成本。
若驱动控制电极用的驱动信号表现出任何波形畸变，则会出现下述各种问题。若在信号转变成使碳粉通过的电压时，例如，控制电极26的栅极29电位表现出波形畸变，则电场的分布就不会在期望的定时发生变化，引起碳粉跳跃的时间滞后。为此原因，控制碳粉跳跃用的驱动信号的脉冲宽度必须设得大些，这需要较长的时间来建立单个像点，从而降低影象形成的速度。反之，若在信号变成抑制碳粉从栅极通过时，栅极29电位表现出波形畸变，则出现时间滞后直至碳粉停止转移。结果，形成的像点拖个尾巴，降低影象的质量。
在图4所示的矩阵型控制电极中，不可能完全地停止碳粉跳跃。这意味着碳粉泄漏，使影象的背景蒙上一层雾。即使像点具有足够高的密度，若这种现象发生，则不可能阻止碳粉粘附在背景(无碳粉区)上。结果，影象变得模糊不清，对比度低，中间色调可重复性能降低，或者在彩色影象的情况下彩色可重复性差。
另外，在对面电极上面没有纸张传送的情况下，通过控制电极泄漏的碳粉就会粘附在对面电极的表面上。在这种状态下，若纸张被传送在对面电极上通过，则会在纸张背面造成污迹。另外，在这种情况下，对面电极附近的电场分布由于碳粉粘附而改变，影响碳粉的跳跃路径，从而不可能准确地控制碳粉的跳跃。
此外，若碳粉由于驱动信号的波形畸变而粘附到栅极内部，则栅极的表面电位发生变化，使得附近的电场分布混乱。结果，碳粉的跳跃途径被干扰，引起影象失败，诸如部分影象出现缺陷等。
在控制电极传统的驱动电路中，为了最优地抑制它的直流损耗，采用互补输出电路，它需要在其高侧有一个高侧开关(电平移动器)，用来使其高压有源元件导通和截止，而同时抑制直流损耗。为此目的使用无源元件电容。
图9是一个IC(集成电路)电路图，表示典型的互补电路。在这个互补IC中，p沟道MOS FET(金属-氧化物-半导体场效应晶体管)704的源极连接到高压电源51，而n沟道MOS FET 705的源极连接到低压电源52。这些晶体管选择性地导通或截止，使得从高压电源51或低压电源52输出电压。
在内部定时产生电路中产生的p沟道MOS FET导通/截止控制信号600，提供给连接到逻辑电源50的场效应晶体管的栅极，也就是p沟道MOS FET 700和n沟道MOS FET 701的栅极，而他们的输出通过电平移动器电容300连接到p沟道MOS FET 704的栅极。电阻元件301和齐纳二极管302的并联电路连接到高压电源51和FET 704的栅极，并起p沟道MOS FET 704偏压元件作用。n沟道MOS FET导通/截止控制信号601提供给场效应晶体管的栅极，而同时它们的输出连接到n沟道MOS FET 705的栅极。
下面将解释驱动状态。
现在，当控制信号601被设置在低电平时，p沟道MOS FET 705导通，使得输出端500提供来自低压电源52的电压。在这种状态下，控制信号600停留在低电平，而同时MOS FET 700/701的漏极输出处于高电平。连接到电平移动电容的p沟道MOS FET 704的栅极绝对电压由电阻元件301偏置，被设置成等于高压电源51的电压。结果，p沟道MOS FET 704的栅极电压(VGS)变成0V。因此，p沟道MOS FET704停留在截止状态，使得在p沟道MOS FET 704和n沟道MOS FET705之间不出现短路。
接着，如图10所示，控制信号601在时刻P1从高变低，使得n沟道MOS FET 705截止。此后，在时刻P2，控制信号600从低到高。在此时刻，在p沟道MOS FET 704栅极上出现V1电压。这个V1电压是高压电源51电压减去晶体管700/701通过电平移动电容300输出的电压变化而得到的电压。
这产生p沟道MOS FET 704的栅极-源极电压VGS，使得p沟道MOS FET 704导通，在其输出端输出高压电源51的电压。由于通过电阻元件301造成的影响，出现在p沟道MOS FET 704栅极上的电压不能长时间维持在同一电平上。这时间取决于电阻元件301和电平移动电容300。
接着，为了使p沟道MOS FET 704截止，控制信号600在时刻P3由高变低。在此时刻，p沟道MOS FET 704的栅极电压与高压电源的电压之间的电位差是V2，而当加上晶体管700/701的变化值时，栅极电压从这个电平过渡到比高压电源电压大V3的电平。这个电压引起齐纳二极管允许电流的正向流动，使得p沟道MOS FET 704的栅极电压复位至高压电源51的电压，因而使之截止。
然后，在时刻P4，控制信号600从高变低。这激活n沟道MOSFET 705，于是低压电源的电压出现在输出端500。这样，便能在输出端500产生由低压电源的电压和高压电源电压确定的驱动脉冲。
在高压电源电路和IC中，如图11所示，利用负载电阻310的电平转换电路已被用来控制高压侧的晶体管。在这种电路中，当试图增大切换速度时，必须把电阻310值设得较小。但是，这会使它的直流损耗加大，致使电阻的发热程度增高，并增大电源的负载，结果使IC电路不稳定。在另一方面，若电阻301的值做得较大，切换速度就变得较慢。这就是为什么一般都采用图9所示的上述电路。
但是，图9所示的电路配置，每一个电路需要一对输出晶体管704和705，并为了单独地控制这些晶体管还需要缓冲晶体管700，701，702和703、电平移动电容300、负载电阻301和齐纳二极管302。另外，电平移动电容300需要耐高压，并具有高电容量，因为这个电容量和电阻301结合确定驱动时间。
图12表示若干个图9所示的IC集成的配置。每一个耐高压电容300-1至300-n在它的电极之间需要一段距离，而总容量需要一定的规定面积。结果，芯片面积变得非常大。另外，p沟道MOS FET与n沟道MOS FET相比需要较大的面积。例如，如果构成具有64个通道的集成电路，则这种配置需要64个电容和24个输出晶体管，增大了它的芯片面积，因而提高了成本。
本发明是鉴于上述问题而设计的，因此，本发明的目的是提供一种设置在影象形成设备内的控制电极用的驱动电路，它能以最小的规模构成，但在驱动信号上仍不产生波形畸变。
本发明的另一个目的是提供一种驱动器IC，当它集成时，明显地减小它的IC芯片面积，从而是便宜的。
本发明是一种设置在通过使显影剂在电力作用下跳跃而建立影象的影象形成设备中的控制显影剂跳跃的控制电极用的驱动电路，其配置如下
按照本发明的第一方面，一种设置在通过使显影剂在电力作用下跳跃而建立影象的影象形成设备内的控制显影剂跳跃的控制电极用的驱动电路，该电路包括第一半导体开关，其源极连接到高压电源；多个二极管，其阳极共同地连接到第一半导体开关的漏极；以及多个第二半导体开关，它们之中每一个的漏极都连接到对应的二极管的阴极，而源极共同连接到低压电源，其特征在于第一半导体开关在作为驱动控制电极的基准点的时刻导通，并在第一时间周期过去之后截止，多个第二半导体开关的选定部分从同一时刻截止，并在第二时间周期过去之后导通，而剩余部分从同一时刻截止，并在第三时间周期过去之后导通，以便把由高压电源或由低压电源供给的，并出现在第二半导体开关漏极侧的电压输出给控制电极，而且第二周期长于第一周期而短于第三周期。
按照本发明的第二方面，一种设置在通过使显影剂在电力作用下跳跃而建立影象的影象形成设备内的控制显影剂跳跃的控制电极用的驱动电路，该电路包括第一半导体开关，其源极连接到高压电源；多个二极管，其中每一个都以其阳极连接到这多个第一半导体开关的漏极；以及多个第二半导体开关，其中每一个的漏极都连接到相应二极管的阴极，而其源极连接到一个低压电源上，其特征在于第一半导体开关在作为驱动控制电极的基准点的时刻导通，并在第一时间周期过去之后截止，多个第二半导体开关的选定部分从同一时刻截止，并在第二时间周期过去之后导通，而剩余部分从同一时刻截止，并在第三时间周期过去之后导通，以便把出现在第二半导体开关漏极侧的电压输出到控制电极，而且第二周期长于第一周期而短于第三周期。
按照本发明的第三方面，一种设置在通过使显影剂在电力作用下跳跃而建立影象的影象形成设备内的控制显影剂跳跃用的控制电极用的驱动电路，该电路包括第一半导体开关，其源极连接到高压电源；多个二极管，其阳极共同地连接到第一半导体开关的漏极；以及多个第二半导体开关，它们之中每一个的漏极都连接到对应的二极管的阴极，而源极连接到多个低压电源之一，其特征在于第一半导体开关在作为驱动控制电极的基准点的时刻导通，并在第一时间周期过去之后截止，多个第二半导体开关的选定部分从同一时刻截止，并在第二时间周期过去之后导通，而剩余部分从同一时刻截止，并在第三时间周期过去之后导通，以便把出现在第二半导体开关漏极侧的电压输出到控制电极，而且第二周期长于第一周期而短于第三周期。
按照本发明的第四方面，一种设置在通过使显影剂在电力作用下跳跃而建立影象的影象形成设备内的控制显影剂跳跃的控制电极用的驱动电路，该电路包括多个第一半导体开关，其源极连接到多个高压电源之一；多个二极管，它们每一个的阳极都连接到多个第一半导体开关之一的漏极；以及多个第二半导体开关，它们每一个的漏极都连接到对应的二极管的阴极，而源极连接到单个低压电源或多个低压电源，其特征在于第一半导体开关在作为驱动控制电极的基准点的时刻导通，并在第一时间周期过去之后截止，多个第二半导体开关的选定部分从同一时刻截止，并在第二时间周期过去之后导通，而剩余部分从同一时刻截止，并在第三时间周期过去之后导通，以便把出现在第二半导体开关漏极侧的电压输出到控制电极，而且第二周期长于第一周期而短于第三周期。
按照本发明的第五方面，一种设置在具有上述第三配置的影象形成设备内的控制电极用的驱动电路，其特征在于多个低压电源提供彼此不同的电压。
按照本发明的第六方面，一种设置在具有上述第四配置的影象形成设备内的控制电极用的驱动电路，其特征在于多个高压电源提供两个或多个的电压电平。
按照本发明的第七方面，一种设置在具有上述第一配置的影象形成设备内的控制电极用的驱动电路，其特征在于多个第二半导体开关中的每一个的漏极侧都接有电容元件。
按照本发明的第八方面，一种设置在具有上述第一配置的影象形成设备内的控制电极用的驱动电路，其特征在于第一周期长于使出现在输出端的输出电平饱和到高压电源电平所需的时间，而第二周期短于从高压电源电压出现在控制电极上起到碳粉被允许跳跃为止的这段时间。
按照本发明的第九方面，一种设置在具有上述第一配置的影象形成设备内的控制电极用的驱动电路，其特征在于第一和第二半导体开关分别为p型和n型场效应晶体管。
按照本发明的第十方面，一种设置在具有上述第一配置的影象形成设备内的控制电极用的驱动电路，其特征在于第一半导体开关为p型场效应晶体管，而第二半导体开关为n-p-n型晶体管。
按照本发明的第十一方面，一种设置在具有上述第一配置的影象形成设备内的控制电极用的驱动电路，其特征在于第一半导体开关为p型场效应晶体管，而第二半导体开关为可控硅。
按照本发明的第十二方面，一种设置在具有上述第一配置的影象形成设备内的控制电极用的驱动电路，其特征在于共同连接到多个二极管的阳极的第一半导体开关设在集成电路以外。
按照本发明的第十三方面，一种设置在具有上述第一配置的影象形成设备内的控制电极用的驱动电路，其特征在于驱动共同连接到多个二极管的阳极侧的第一半导体开关用的驱动电路设在集成电路之内。
按照本发明的第十四方面，一种设置在具有上述第一配置的影象形成设备内的控制电极用的驱动电路，它还包括通过电容连接到共同地与多个二极管的阳极侧连接的第一半导体开关的驱动电路，其特征在于该电容设置在集成电路外面。
这样配置的本发明操作如下。
在设置在按照本发明第一或第七至第十四特征的影象形成设备内的控制电极用的驱动电路中，第一导电型晶体管在第一周期导通，然后在此周期之后截止。部分第二导电型晶体管在第二周期截止，然后在此周期后导通。另外，其余第二导电型晶体管在第三周期截止，然后在此周期后导通。相应地，在第二周期过去之后的第三周期，该部分第二导电型晶体管在其漏极输出来自低压电源的电压，而同时，其余第二导电型晶体管在其漏极侧保持输出来自高压电源的电压。
在设置在按照本发明第二或第七至第十四特征的影象形成设备内的控制电极用的驱动电路中，多个第一导电型晶体管在第一周期导通，然后在此周期之后截止。部分第二导电型晶体管在第二周期截止，然后在此周期后导通。另外，其余第二导电型晶体管在第三周期截止，然后在此周期后导通。相应地，在第二周期过去之后的第三周期，该部分第二导电型晶体管在其漏极输出来自低压电源的电压，而同时，其余第二导电型晶体管在其漏极侧保持输出来自高压电源的电压。在这种情况下，在其余第二导电型晶体管的漏极侧出现的高压是通过多个第一导电型晶体管之一供给的。
在设置在按照本发明第三、第五或第七至第十四特征的影象形成设备内的控制电极用的驱动电路中，第一导电型晶体管在第一周期导通，然后在此周期之后截止。部分第二导电型晶体管在第二周期截止，然后在此周期后导通。另外，其余第二导电型晶体管在第三周期截止，然后在此周期后导通。相应地，在第二周期过去之后的第三周期，该部分第二导电型晶体管在其漏极输出来自低压电源的电压，而同时，其余第二导电型晶体管在其漏极侧保持输出来自高压电源的电压。在这种情况下，在”所述部分第二导电型晶体管”的漏极侧出现的低压是由多个低压电源电压之中一个供给的。
在设置在按照本发明第四、第六或第七至第十四特征的影象形成设备内的控制电极用的驱动电路中，多个第一导电型晶体管在第一周期导通，然后在此周期之后截止。部分第二导电型晶体管在第二周期截止，然后在此周期后导通。另外，其余第二导电型晶体管在第三周期截止，然后在此周期后导通。相应地，在第二周期过去之后的第三周期，该”部分第二导电型晶体管”在其漏极输出来自低压电源的电压，同时，”所述其余第二导电型晶体管”在其漏极侧保持输出来自高压电源的电压。在这种情况下，在”所述其余第二导电型晶体管”的漏极保持的高压是与相应的第一导电型晶体管连接的多个高压电源电压之一的电压。
在设置在按照本发明第七特征的影象形成设备内的控制电极用的驱动电路中，在”所述其余第二导电型晶体管”的漏极保持的高压是在第一周期充电的。然后，在这第一周期过去之后第一导电型晶体管截止之后，该电压借助于电容元件保持稳定。
按照本发明第一至第七特征，在传统技术中需要的电平移动电路元件和缓冲晶体管等现在都不需要了，这样就可能明显地减少部件的数目，从而在它集成时缩小IC的芯片面积。
按照本发明第十二特征，由于在具有大量输出的IC中，流过第一导电型晶体管的电流大，并产生大量的热量，所以，把这个开关设置在集成电路的外面，这样就能防止芯片发热，也容易使封装紧凑。
按照本发明第十三特征，当流过第一导电型晶体管的电流在封装允许的范围以内时，就可以进行单芯片控制，其中需要较少的外部元件，并能使该装置紧凑。
按照本发明第十四特征，由于把需要集成面积大的电平移动电容设置在IC的外面，所以，有可能最大限度地缩小IC的芯片面积。
图1是表示数字式复印机的示意的截面图；图2是表示数字式复印机的影象形成装置的配置的示意图；图3是控制电极的顶视图4是矩阵型控制电极的顶视图；图5是解释数字式复印机的复印操作的流程图；图6是表示彩色影象形成设置的影象形成装置的配置的示意图；图7是表示使用负载电阻的驱动电路的配置的示意图；图8是解释使用负载电阻的驱动电路的操作的波形图；图9是具有典型的互补电路的IC的电路图；图10是这种IC电路的定时图；图11是表示使用上拉方法的IC电路的电路图；图12是具有n个输出端的传统集成电路的例子的电路图；图13是表示按照本发明第一实施例的驱动电路的电路图；图14是解释按照本发明第一实施例的驱动电路操作方法的定时图；图15是表示使碳粉跳跃的脉冲宽度与所得影象中像点大小之间关系的特性曲线；图16是解释按照本发明第一实施例的驱动电路另一种操作方法的定时图；图17是表示按照本发明第一实施例的驱动电路的电路图，其中在输出端侧设有电容元件；图18是表示按照本发明第一实施例另一方案的驱动电路的电路图；图19是表示按照本发明第一实施例另一方案的驱动电路的电路图；图20是解释按照本发明第二实施例驱动电路前提条件的举例说明图；图21是表示按照本发明第二实施例驱动电路的电路图；图22是准备集成的基本电路；图23是表示准备集成的另一种基本电路的方框图；图24是表示准备集成的另一种基本电路的方框图25是表示准备集成的再一种基本电路的方框图；图26是表示使用图22基本电路的具有n个通道的IC的集成例子的方框图；图27是表示IC的另一个集成例子的方框图；图28是表示IC的另一个集成例子的方框图。
下面将参照图13至21详细描述本发明的实施例。在这些图中，同一组件或对应的组件用同一标号表示，而且不再赘述。
第一实施例首先，参照图13至17，描述设置在按照本发明第一实施例的影象形成设备中的控制电极用的驱动电路。在以下的描述中，举例说明具有64个输出通道并输出+150V或-200V作为驱动信号电平的驱动电路，但是，通道数和驱动电平并不是特殊限制的。
图13所示按照该实施例的控制电极驱动电路包括p型场效应晶体管88(第一半导体开关)，其源极连接到+150V高压电源84；多个二极管107-1至107-64，其阳极共同连接到上述晶体管88的漏极；以及多个n型场效应晶体管89-1至89-64(多个第二半导体开关)，其漏极连接到二极管107-1至107-64的各个阴极，而它们的源极共同连接到-200V的低压电源85。晶体管89-1至89-64的漏极(或二极管107-1至107-64的阴极侧)分别连接到输出端子108-1至108-64。这些输出端子108-1至108-64连接到图2所示的控制电极26的各个馈电线28，使得不是选择来自高压电源的电压(+150V)、就是选择来自低压电源85的电压(-200V)作为驱动信号电位施加在每一个栅极29上。
现参照图14所示的定时图，下面将描述图13所示驱动电路的操作。在描述中，只指出输出端子108-1至108-3，其他端子不再讨论，因为他们的操作相同。
首先，描述端子108-1首先输出+150(而输出端子108-2和108-3输出-200V)、然后输出端子108-2输出+150V(而输出端子108-1和108-3输出-200V)的情况。
在该初始状态下，假定晶体管88处于截止状态，而晶体管89-1至89-3处于导通状态。在这种情况下，电源85的电压(-200V)作为驱动信号电平通过晶体管89-1至89-3出现在输出端子108-1至108-3。接着，晶体管88在作为驱动控制电极的基准点的时刻t1被激活。在此时刻，即时刻t1，晶体管89-1至89-3同时被去激活，因为必须避免高压电源84与低压电源85短路。结果，高压84电源的电压(+150V)通过相应的二极管(107-1至107-3)和晶体管88出现在输出端子108-1至108-3上。
接着，晶体管88在时刻t2被去激活，此后，晶体管89-2和89-3在时刻t3导通，而晶体管89-1仍旧截止。这引起输出端子108-2和108-3通过相应的晶体管89-2和89-3输出低压电源85的电压(-200V)。在此时刻，晶体管89-1维持截止状态，使得输出端子108-1被寄生电容维持在高压电源84给出的电压(+150V)下。接着，当晶体管89-1在时刻t4导通时，低压电源85的电压(-200V)也出现在输出端子108-1上，使得所有输出端子的电位都回到初始状态。
总而言之，晶体管88在从时刻t1到时刻t2的周期T1(第一周期)期间导通，然后在这个周期(T1)过去之后截止。晶体管89-2和89-3(部分第二开关)在从时刻t1到t3的周期T2(第二周期)期间截止，然后在这个周期(T2)过去之后导通。另外，晶体管89-1在从时刻t1到时刻t3的周期(第三周期)期间截止，然后在这个周期(T3)过去之后导通。在这里，设定从时刻t1到t3的周期T2(第二周期)比从时刻t1到t2的周期T1(第一周期)长，而设置得比从时刻t1到t4的周期T3(第三周期)短。
这样，通过如上所述地控制每一个晶体管的开关，高压电源84的电压(+150V)就会只在从时刻t3至t4的周期期间出现在输出端子108-1上，而低压电源85的电压(-200V)选择性地出现在其他输出端子上。相应地，在此周期期间，驱动电路通过把+150V施加在连接到输出端子108-1的控制电极栅极上而控制所述控制电极，使得选择性地使带负电荷的碳粉通过该栅极。
但是，在从时刻t1至t3的周期T2期间，+150V出现在所有的输出端子上，使得不管影象信号为何，所有栅极都能够允许碳粉通过。若碳粉不管影象信号为何都通过栅极，则形成的影象将部分地出现污点，使影象产生失败。
为了处理这个问题，周期T1和T2将用如下方法控制。
首先，晶体管88导通的周期T1作为最小值要求一段允许每一个输出端子108-1至108-3的电位都能稳定到电源84的电压(150V)上的时间。另一方面，因为如上所述需要避免电源之间短路，晶体管89-1至89-3截止的周期T2不得短于晶体管88导通的周期T1。正如从图15的特性曲线可以明白的，对应于脉冲宽度(对应于时间t3减时间t1)的影象像点的大小几乎为零，亦即当脉冲宽度等于或小于30微秒时，没有碳粉跳跃。
从这一事实出发，在图14中，只要周期T1等于或小于30微秒，即使所有栅极有高压电源84的电压(+150V)加在上面，也没有碳粉跳跃，因而影象不会产生污点。考虑到这一特征，如图14所示的周期T1，T2和T3可以分别设置为，例如，15微秒，25微秒和200微秒。
如上所述，周期T1取决于输出端子寄生电容的充电时间。这一充电时间远远短于15微秒，于是在这种情况下。充电可以以足够高的速度完成。因此，可以将周期T1设定的更短，但是，寄生电容的值可能由于使用环境(温度和/或湿度)的影响而变化。在这样的情况下，若分配给充电的时间短，则被充的电位(驱动信号电平)就会波动。所以，最好把这个时间设置得足够长，但仍在影象不出现污点的范围以内，以便即使寄生电容变化，也允许输出电位(充电电位)饱和。
接着，将描述只有输出端子108-2输出+150V的情况。在这种情况下，与上述类似，晶体管88在图14所示操作的基准点的时刻t5被激活，与此同时，晶体管89-1至89-3被去激活，使得所有输出端子都输出高压电源84的电压(+150V)。此后，晶体管88被去激活。然后，在时刻t6，晶体管89-1和89-3导通，而晶体管89-2仍旧截止。某一段时间之后，在时刻t7，晶体管89-2也导通。
这样，通过如上所述地控制每一个晶体管的开关，在图14所示的从时刻t6至t7的周期中，+150V只出现在输出端子108-2，而其他端子出现-200V。相应地，在此周期期间，驱动电路通过选择性地把+150V只施加在连接到输出端子108-2的控制电极的栅极上而控制所述控制电极，使得带负电荷的碳粉流过此栅极。
图13所示的每一个晶体管的开关控制可以按照图16的定时图进行。在这种情况下，在初始状态下，晶体管88，89-1至89-3截止。从这一初始状态开始，首先，只有晶体管88在从时刻t1起的周期T1期间导通，使得所有的输出端子都具有+150V的电位。然后，在从时刻t3起的周期T01期间只有晶体管89-2和89-3导通。结果，从时刻t3至t4，+150V只出现在输出端子89-1，这是选择性地施加在控制电极的栅极上。
按照这种控制方法，因为晶体管只在驱动信号电平切换时的某个周期内导通，而在其他周期截止，与上述图14的控制方法相比可以降低功率消耗。相应地，可以抑制元件发热，无需冷却装置。
但是，按照图16所示的控制方法，因为驱动信号的电平是由输出端子寄生电容维持的，由于寄生电容所充的电荷可以由于泄漏而耗散，驱动信号的电平可能会变化，当需要进行控制以长时间抑制碳粉跳跃，诸如在预旋转和后旋转的情况下，或新纸张的纸张馈送过程中。
在这样的情况下，尽管驱动信号电平无需改变，但在某些周期中仍需通过再充电或刷新采恢复输出电压。这样，若需要完成这样的控制，以便长时间地抑制碳粉跳跃，最好还是采用图14的控制方法。也就是说，按照这个方法，因为低压电源85的电压(-200V)通过晶体管89-1至89-3输出，驱动信号的电位可以稳定地维持在这个电平上。
在本实施例的驱动电路中，尽管驻留在输出端子的寄生电容在晶体管88截止之后被利用来维持高压，但是，也可以如图17所示，为每一个输出端子设置实际的电容109-1至109-64。这种配置能够比较稳定地维持高压作为驱动信号电平。
图13所示的配置包括64个通道输出驱动器，后者包括单个p型场效应晶体管88和64个充当输出端的n型场效应晶体管。还可以如图18所示，用两个32通道输出的驱动块来构成64通道驱动器。更具体地说，一个32通道驱动电路包括一个p型晶体管88-、二极管107-1至107-32和n型晶体管89-1至89-32，而另一个32通道驱动电路包括一个p型晶体管88-2、二极管107-33至107-64和n型晶体管89-33至89-64。
在这个配置下，各个块设置分开的低压电源85-1至85-2用来供应-200V低电压，但也可以合并成单个低压电源。但是，采用分开的配置时，若两个电源适合于提供彼此不同的低电压，就可以给每个栅极提供适当的、与它和碳粉支架22的距离一致的电压。下面还将描述这种配置。
另外，如图19所示，还可以设置分开的高压电源84-1和84-2，用来分别向晶体管88-1和88-2提供+150V。这种配置使降低流过每一个p型晶体管88-1和88-2的电流成为可能，这样就降低了这些晶体管的发热。另外，当低压电源85-1和85-2各自提供不同的电压时，正如下面将要描述的，可以根据栅极到碳粉支架22的距离向栅极提供适当的电压。
第二实施例接着，将参照图20和21，描述按照本发明第二实施例的驱动电路。
第一实施例的驱动电路采用+150V或-200V作为驱动信号电平，提供给控制电极的栅极。在这种情况下，若，例如，把允许碳粉跳跃的150V加在所有栅极上，由于一个栅极到碳粉支架22的距离与另一个栅极到碳粉支架22的距离不同，所以栅极附近所得的电场状态会是彼此不同的，因而，碳粉的跳跃条件也就各个栅极不同。
更具体地说，如图20所示意表示的，控制电极具有平板结构，而碳粉支架22具有曲线的圆周表面。因此，在同一图中，在控制电极26上形成的栅极29-1和29-2到碳粉支架22的距离是不等的，使得若给两者施加相同的电压，则一个栅极附近的电场状态将不同于另一个栅极附近的电场。因此，即使给所有的栅极都提供相同的电位，从碳粉支架22向对面电极25转移的碳粉的跳跃方式取决于所考虑的栅极的位置。
在这个实施例中，施加在控制电极的栅极上的电压按照它到碳粉支架22的距离来调整，以此根据栅极的位置校正跳跃碳粉方式上的差异举例来说，按照本实施例的驱动电路的配置如图21所示。就是说，在按照图13所示的第一实施例的驱动电路配置中，例如，低压电源85-1连接到晶体管89-1的源极，同时低压电源85-2连接到其他晶体管89-2至89-64的源极。在这里，把电源85-2提供的电压设定的比电源85-1低。
在这种配置中，当，例如，输出端子108-1连接到图20所示的栅极29-1，而输出端子108-2连接到栅极29-2时，施加在比较接近碳粉支架22的栅极29-2上的电压低于栅极29-1。所以，能够根据离碳粉支架22的距离来控制栅极附近的电场状态，使之与其他栅极附近的电场状态相等。这样，就有可能使所有栅极的碳粉的跳跃状态(在这种情况下，抑制碳粉跳跃的状态)都一样。
类似地，在图19所示配置下，通过适当地选择来自电源84-1或电源84-2电压就能够使碳粉跳跃的电场状态一致起来，并通过适当地选择来自图18和19所示的电源85-1或电源85-2电压就能够使抑制碳粉跳跃的电场状态一致起来。这样，就有可能消除由于栅极位置关系而造成的影象密度的不均匀和像点大小的不一致。
另外，例如，在图13所示的第一实施例的配置中，若晶体管88和晶体管89-1至89-64之中的任何一个由于噪声或其他原因而同时导通，高压电源84就会和低压电源85形成短路，结果，包括这些电源和驱动电路的设备就会损坏。为了避免这一点，可以在晶体管88和晶体管89-1至89-64的每一个之间插入诸如电阻元件的保护电路。对于第二实施例的配置，可以设置类似的保护电路。
在第一实施例中，即使在碳粉被抑制跳跃时，晶体管88一旦导通，使得所有输出端子都临时地产生+150V，然后栅极被选择性地设为-200V。这样，这种配置重复输出端子频繁的充电和放电的循环，并与此成比例地消耗电能。
为了避免这一点，可以设置单独的判断电路，它区分出把所有栅极都设定到抑制碳粉跳跃的电压的状态，然后根据该判断电路的这一判断控制该系统，使得所有晶体管88和89-1至89-64都强制地切换为截止。这种配置可以消除晶体管的不必要的操作，从而消除电能的浪费。这种控制也可以应用于第二实施例。
另外，在第一实施例中，若允许能耗增大，可以让晶体管88连续导通。在这种情况下，晶体管88起一种负载电阻的作用，并通过选择性地激活晶体管89-1至89-64来选择输出-200V的输出端子(未被选中的端子将输出+150V)。在这种情况下，若这样调定晶体管88，使得其固定在饱和区内导通，就不会有大于要求的电流流过，因而能够有效地抑制能量消耗。类似的配置可以应用于第二实施例。
另外，在第一实施例中，碳粉支架22接地，但是，可以构成这样的系统，即其中晶体管89-1至89-64的源极接地，而碳粉支架22加上-200V偏压，高压电源84则提供+350V的电压。在这种情况下，低压电源85可以不用，从而能够进一步简化这个设备。因为使碳粉支架22偏置用的能量远远低于在上述驱动电路中晶体管导通/截止操作的功率消耗，具有非常低电流能力的电源便足以给碳粉支架22提供-200V的偏压。
关于集成接着，将要描述上述实施例的特定集成电路。
图22表示集成用的基本电路(1通道)。这种基本电路包括p沟道MOS FET 709，其源极连接到高压电源51；二极管303，其阳极连接到p沟道MOS FET 709的漏极；以及n沟道MOS FET 708，其漏极连接到二极管303的阴极，而其源极连接到低压电源52。在这种配置中，n沟道MOS FET 708的漏极连接到输出端子501。另外，p沟道MOS FET 706和n沟道MOS FET 707各自以其漏极和源极连接到逻辑电源50。这些漏极的输出连接到n沟道MOS FET 708的栅极。这种电路的操作在上述第一实施例中已经描述过了，在此不再赘述。
与图9所示先有技术相比，图22的基本电路既不需要电阻301，又不需要齐纳二极管作为电平移动的电路组件或驱动控制信号600输入的缓冲晶体管700/701。另外，对集成而言最成问题的电容300不再需要了。这样，这种配置就能明显地减少元件个数，从而缩小IC芯片面积。
图22的基本电路使用场效应晶体管，但是如图23所示可以用可控硅721或如图24所示使用晶体管716来代替n沟道MOS FET 708。还可以用图17类似的方法设置电容306，连接在输出端子和低压电源52之间，以便稳定地维持作为驱动信号电平的高压(参见图25)。在这里，电源50，51和52的电压不作具体规定。
图26是IC的例子，其中集成n个图22的基本电路、构成n个通道输出。在这个例子中，p沟道MOS FET 709设置在外面。
当集成时，集成电路具有n(等于通道数目)个晶体管708(亦即708-1至708-n)，用来控制输出；以及n对互补晶体管706/707，用来控制控制输出的晶体管708。
与图11传统的IC配置相比，可以明白，晶体管和其他元件的个数明显减少。在这个例子中，p沟道MOS FET 709不是集成的目标。这是因为，当使用多个(例如20个IC)这种类型的IC时，只需要一个p沟道FET 709，也就不必集成驱动晶体管709用的电平移动电容等。因此，可以避免浪费IC面积，因而可以缩小IC的尺寸。例如，当考虑一种64通道集成电路时，就可以省去64个输出晶体管(704)、128个控制晶体管(700/701)、64个电平移动电路电阻(301)和64个电容(300)。
在具有多个输出的IC中，流过p沟道MOS FET 709的电流变大，因而产生大量的热。所以，把这个FET(场效应晶体管)放在集成电路外面，有助于避免芯片发热，并缩小封装尺寸。
图27是电路配置图，其中p沟道MOS FET 709是集成的。在这种电路中，多个二极管303-1至303-n的阳极共同连接到p沟道MOSFET 709的漏极。作为驱动电路，设置其漏极彼此相连的一对p沟道MOS FET 750和n沟道MOS FET 751。该驱动电路的漏极通过电容310连接到p沟道MOS FET 709。电阻311和二极管312的并联电路连接在p沟道MOS FET 709的源极和栅极之间。
只要流过p沟道MOS FET 709的电流在封装允许的范围以内，这个配置就使单芯片控制成为可能，因而对缩小尺寸和降低成本方面是十分有利的，因为没有外部元件。
图28是一个类似与图27的电路，差别仅在于需要芯片面积大的电容310留在集成电路外面。这种配置也减少元件个数，并进一步缩小尺寸。
从以上描述明显看出，本发明可以得到下列好处。
按照本发明的第一种配置和第七种至第十四种配置，高压电源的电压通过第一半导体开关一次提供给所有的输出端子，然后多个第二半导体开关选择性地导通，使得选择性地输出低压电源的电压。所以，可以减少用来馈送高压电源电压的第一半导体开关的数目。
相应地，当采用p型场效应晶体管作为第一半导体开关时，可以决定性地减少与n型场效应晶体管相比尺寸大的p型场效应晶体管的数目。所以，这种配置当它作为LSI(大规模集成电路)提供时，有效地缩小芯片的面积，因而使设备做得紧凑和便宜成为可能。另外，这种配置与使用负载电阻的驱动电路相比，能有效地抑制波形畸变，但仍能像使用推挽电路的电路配置一样好地提供输出信号(驱动信号)。
按照本发明第二种和第七种至第十四种配置，因为设置多个第一半导体开关来馈送高压电源电压，故可以减小流过每一个第一半导体开关的电流，这样就使有效地抑制元件发热成为可能。结果，不再为维持那些依赖于温度的晶体管特性而需要冷却装置，因而去除了冷却器的成本。
按照本发明的第三种、第五种和第七种至第十四种配置，因为多个第二半导体开关连接到多个低压电源之一上，所以，有可能通过选择多个低压电源中的一个来把低压施加给控制电极成为可能。相应地，这使按照其位置向控制电极的每一个栅极提供适当的低压。这样，这种配置使得碳粉的跳跃状态保持一致，使形成优质影象成为可能。另外，因为它还可以减少每一个低压电源的功率能力，这就有可能降低电源的总成本。
按照本发明的第四种、第六种和第七种至第十四种配置，因为多个第一半导体开关连接到多个高压电源之一上，所以，有可能通过选择多个高压电源中的一个来把高压施加给控制电极。相应地，这使按照其位置向控制电极的每一个栅极提供适当的低压成为可能。这样，这种配置使得碳粉的跳跃状态保持一致，使形成优质影象成为可能。另外，因为它还可以减少每一个高压电源的功率能力，这就有可能降低电源的总成本。
按照本发明的第七个特征，因为在第二半导体开关的漏极侧(输出端子侧)设置电容元件，所以，输出端子的驱动信号电平能够稳定地维持，而不受环境变化的影响，第一和第二半导体开关截止之后，使得有可能稳定对控制电极的控制。
按照本发明的第一至第十一个特征，传统技术需要的电平移动电路元件和缓冲晶体管已不再需要，这样，就可以明显地减少元件数目，从而在IC集成时缩小IC的芯片面积。尤其是，在具有多个输出的IC的情况下，这种配置是非常有利的。
按照本发明第十二个特征，因为在具有大量输出端的IC中，流过第一半导体开关的电流大，并产生大量的热，所以，把这个开关设置在集成电路外面，这样就能防止芯片发热，并使封装易于紧凑。
按照本发明地十三个特征，当流过第一半导体开关的电流在封装允许的范围内时，可以实现单芯片控制，并需要较少的外部元件，这使设备可以做得紧凑。
按照本发明的第十四个特征，因为把需要大的集成(IC)面积的电平移动电容设置在集成电路外面，所以，有可能把IC的芯片面积减到最小。
权利要求
1.一种设置在通过使显影剂在电力作用下跳跃而建立影象的影象形成设备内的控制显影剂跳跃的控制电极用的驱动电路，所述电路包括第一半导体开关，其源极连接到高压电源；多个二极管，其阳极共同地连接到第一半导体开关的漏极；以及多个第二半导体开关，它们中的每一个的漏极都连接到对应的二极管的阴极，而源极共同连接到低压电源，其特征在于第一半导体开关在作为驱动控制电极的基准点的时刻导通，并在第一时间周期过去之后截止；多个第二半导体开关的选定的部分从同一时刻开始截止，并在第二时间周期过去之后导通，而剩余部分从同一时刻截止，并在第三时间周期过去之后导通，以便把由高压电源或由低压电源供给的，并出现在第二半导体开关漏极侧的电压输出给控制电极；以及所述第二周期长于所述第一周期而短于所述第三周期。
2.一种设置在通过使显影剂在电力作用下跳跃而建立影象的影象形成设备内的控制显影剂跳跃用的控制电极用的驱动电路，所述包括多个第一半导体开关，其源极连接到高压电源；多个二极管，其中每一个都以其阳极连接到这多个第一半导体开关之一的漏极；以及多个第二半导体开关，其中每一个的漏极都连接到相应二极管的阴极，而其源极连接到低压电源上，其特征在于第一半导体开关在作为驱动控制电极的基准点的时刻导通，并在第一时间周期过去之后截止；多个第二半导体开关的选定部分从同一时刻开始截止，并在第二时间周期过去之后导通，而剩余部分从同一时刻开始截止，并在第三时间周期过去之后导通，以便把出现在第二半导体开关漏极侧的电压输出到控制电极；以及所述第二周期长于所述第一周期而短于所述第三周期。
3.一种设置在通过使显影剂在电力作用下跳跃而建立影象的影象形成设备内的控制显影剂跳跃用的控制电极用的驱动电路，所述电路包括第一半导体开关，其源极连接到高压电源；多个二极管，其中每一个的阳极都连接到第一半导体开关的漏极；以及多个第二半导体开关，它们中的每一个的漏极都连接到对应的二极管的阴极，而源极连接到多个低压电源之一，其特征在于第一半导体开关在作为驱动控制电极的基准点的时刻导通，并在第一时间周期过去之后截止；多个第二半导体开关的选定部分从同一时刻开始截止，并在第二时间周期过去之后导通，而剩余部分从同一时刻开始截止，并在第三时间周期过去之后导通，以便把出现在第二半导体开关漏极侧的电压输出到控制电极；以及所述第二周期长于所述第一周期而短于所述第三周期。
4.一种设置在通过使显影剂在电力作用下跳跃而建立影象的影象形成设备内的控制显影剂跳跃的控制电极用的驱动电路，所述电路包括多个第一半导体开关，其源极连接到多个高压电源之一；多个二极管，其中每一个的阳极都连接到多个第一半导体开关之一的漏极；以及多个第二半导体开关，其中每一个的漏极都连接到对应的二极管的阴极，而源极连接到单个低压电源或多个低压电源，其特征在于第一半导体开关在作为驱动控制电极的基准点的时刻导通，并在第一时间周期过去之后截止；多个第二半导体开关的选定部分从同一时刻开始截止，并在第二时间周期过去之后导通，而剩余部分从同一时刻开始截止，并在第三时间周期过去之后导通，以便把出现在第二半导体开关漏极侧的电压输出到控制电极；以及所述第二周期长于所述第一周期而短于所述第三周期。
5.一种按照权利要求3的设置在影象形成设备内的控制电极用的驱动电路，其特征在于所述多个低压电源提供彼此不同的电压。
6.一种按照权利要求4的设置在影象形成设备内的控制电极用的驱动电路，其特征在于所述多个高压电源或所述多个低压电源提供两个或多个的电压电平。
7.一种按照权利要求1的设置在影象形成设备内的控制电极用的驱动电路，其特征在于所述多个第二半导体开关中的每一个的漏极侧都连接电容元件。
8.一种按照权利要求1的设置在影象形成设备内的控制电极用的驱动电路，其特征在于所述第一周期长于出现在输出端的输出电平饱和到高压电源电平所需的时间，而所述第二周期短于从高压电源电压出现在控制电极上起到碳粉被允许跳跃为止的这段时间。
9.一种按照权利要求1的设置在影象形成设备内的控制电极用的驱动电路，其特征在于所述第一和所述第二半导体开关分别为p型和n型场效应晶体管。
10.一种按照权利要求1的设置在影象形成设备内的控制电极用的驱动电路，其特征在于所述第一半导体开关为p型场效应晶体管，而所述第二半导体开关为n-p-n型晶体管。
11.一种按照权利要求1的设置在影象形成设备内的控制电极用的驱动电路，其特征在于所述第一半导体开关为p型场效应晶体管，而所述第二半导体开关为可控硅。
12.一种按照权利要求1的设置在影象形成设备内的控制电极用的驱动电路，其特征在于共同连接到所述多个二极管的阳极侧的所述第一半导体开关设置在集成电路外面。
13.一种按照权利要求1的设置在影象形成设备内的控制电极用的驱动电路，其特征在于用来驱动共同连接到所述多个二极管的阳极侧的所述第一半导体开关的驱动电路设置在集成电路之内。
14.一种按照权利要求1的设置在影象形成设备内的控制电极用的驱动电路，所述电路还包括通过电容器与共同连接到所述多个二极管的阳极侧的第一半导体开关连接的驱动电路，其特征在于该电容器设置在集成电路外面。
全文摘要
一种驱动电路包括:第一半导体开关,其源极连接到高压电源;多个二极管,其阳极共同地连接到第一半导体开关的漏极;以及多个第二半导体开关,其中每一个的漏极都连接到对应的二极管的阴极,而源极共同连接到低压电源。在这种配置中,第一半导体开关导通,使得所有输出端都具有所提供的高压,然后多个第二半导体开关选择性地导通,以便从它们的输出端子输出低电压。
文档编号B41J2/385GK1189636SQ98103688
公开日1998年8月5日 申请日期1998年1月23日 优先权日1997年1月23日
发明者若原史郎, 增田和也 申请人:夏普公司