在源矩阵的更新方法与像素电路的制作方法

专利名称：在源矩阵的更新方法与像素电路的制作方法
技术领域：
本发明一般涉及有源矩阵显示器，尤其是诸如LCOS显示器等小像素的有源矩阵显示器，以及驱动这类显示器并显示信息的方法。
背景技术：
普通有源矩阵(AM)示于

图1，它包括一交叉行列液晶(LC)像素P1、P2……Pn的矩阵，在这些行列的各交叉点设置了开关晶体管T1、T2……Tn。每一像素P1、P2……Pn还包含两种电容器存贮电容器C11、C21……Cn1，使LC两端的电压在两个更新瞬间之间保持不变；和本征(寄生)像素电容C12、C22、Cn2，由液晶堆(像素电极-LC-对电极)本身形成。当一行的开关晶体管Ti闭合(导通)时，各个列电压就存贮在该行像素Pi的各自存贮电容器Ci1上。
硅上液晶(LCOS)是一特种映射有源矩阵(AM)液晶显示器(LCD)，其中AM用标准硅工艺制成。
LCOS1的截面示于图2，它包括半导体衬底2诸如硅衬底，集成了CMOS晶体管，还包括若干不同的层，诸如第一金属层3、第二金属层4与第三金属层5(一般至少有四个金属层)。CMOS芯片顶部，在两对准层7、8之间设有LC层6，其上的玻璃衬底9设有铟锡氧化物(ITO)对电极10，ITO是导电的透明材料。
LC不能用DC电压正常工作，即像素电压必须随时间变化，像素电压平均值(在时间上)为零。LC像素的电光响应特性示于图3，曲线呈RMS(均方根)电压的函数。可以看出，在LC开始透射或映射光之前，要加一定的阈电压Vth(取决于LC种类)。
从LC的电光特性可见，只有有限的一部分曲线适合实际应用，这一部分称为“调制区”，位于阈电压Vth与反向电压Vinv之间。在垂直对准的向列型(VAN)LC类型中，阈电压Vth一般约2伏，调制电压Vm一般约1伏。在恒定的对电极电压时，像素电极必须越过2*(2V+1V)＝6V的电压跨度。对其它类型的LC，这些电压值相差很大。
然而，因LCOS基本上是一种用LC工艺实施的CMOS技术，故对LCOS也保留了CMOS的优点。具体而言，对于较大的晶片与晶片上较小的器件尺寸，成本降低。目前在CMOS中，在8英寸晶片上一般应用(0.35μm的工艺。以这种CMOS工艺制作的晶体管器件，最大栅压为3.3～3.5伏，与控制LC所需的电压并不兼容。
通过切换对电极电压，也称为公共电极电压调制，可以解决该问题，如US-5920298所述。
在S.C.Tan与X.W.Sun的论文“P-1Generic design of Sillicon Backplanefor LCOS Microdisplays”(SID 02 Digest，pp.200-203)中，描述了公共电极电压调制在LCOS显示器中的应用。公共电极上的电压分别在正负帧内在0V与两电源轨间的电压VDD之间切换。当施加电压给OV公共阴极时，在LC晶胞两端得到正电位，而当公共电极上的电压被切换到VDD而且施加电压小于VDD时，就得到负电位。该法可提供与要使用的LC工作电压一样的电压，故是一种低功率实施法。
Tan等人在同一文件中还描述了基于对电极切换的更新像素电路。来自数据线的像素数据经开关或通道晶体管传给保持图像数据的中间存贮电容器。像素内缓冲器复制存贮在最后存贮电容器上该中间存贮电容器上的电压，从中将像素数据置于像素电极上。该文件描述的像素内缓冲器是一种PMOS源跟随器或者NMOS源跟随器，在这两种情况下，在像素内电路晶体管至少存在着阈电压损失，降低了最大保持电压。另外，源跟随器还要求-电流源，在芯片内，该电流源产生的电流必须对各像素完全一样。另一问题是总功耗，因为像素总数一般超过100万个。这一问题可用脉冲电流源解决，但各像素要用更多晶体管，故在芯片上占用更大的空间。

发明内容
本发明的一个目的是减少像素下面寻址电路所需的面积，该面积小于15μm×15μm，较佳地小于12μm×12μm，更佳地为7μm×7μm。
本发明的另一目的是提供一种以减小的能量损失将图像像素数据从模拟存储设备传到显示设备像素元件的显示设备和方法。
本发明的再一个目的是提供一种用较少元件将图像像素数据从模拟存储设备传到显示设备像素元件的显示设备和方法。
上述若干目的由本发明的方法与设备实现。
本发明提供一像素阵列，各像素包括像素元件、像素更新电路、第一存储器元件与第一开关元件。各像素元件包括逐一控制像素元件的第一像素电极与第二像素电极，第二像素电极几乎联接阵列中的所有像素元件并被接至公共对电极。第一与第二像素电极构成第一电容器。像素元件具有阈电压与调制电压，前者是像素元件开始发光的电压，后者是像素元件发光的实用电压范围。像素更新电路用于通过电荷传递通路将与像素数据值相关的电荷从像素数据输入端传到第一像素电极。第一存储器元件耦接像素数据输入端，用于存贮与像素数据值相关的电荷。第一开关元件位于第一存储器元件与第一像素电极之间，用于控制通过电荷传递通路从第一存储器元件到第一像素电极的电荷传递。根据本发明，第一开关元件与第一存储器元件共同用来沿电荷传递通路将与像素数据值相关的电荷无源地传到第一电容器。阵列还包括向公共对电极施加动态变化的电压的装置。该动态变化电压在第一与第二驱动值之间变化，使像素数据值是介于零伏与数据电压值之间的信号，该数据电压值不小于调制电压，但小于调制电压与任一像素元件的阈电压之和。
第一驱动值较佳地等于像素元件阈电压的负值，第二驱动值较佳地等于像素元件阈电压与调制电压之和，因而对电极的动态变化电压吸收了像素元件的阈电压。
根据本发明一实施例，第一存储器元件具有第一与第二电极，第一电极耦接像素数据输入端，第二电极接地电平。
根据本发明另一实施例，各像素还包括把存贮的与像素数据值相关的电荷量转换成脉冲的转换装置，脉宽用于控制像素元件，该脉宽对应于存贮的电荷量。
转换装置包括比较器。
比较器包括开关电路与波整形电路。
开关电路包括电阻负载倒相器，倒相器的第一与第二供电连接线分别接较低与较高的供电电压，其中任一根第一或第二供电连接线接斜坡电压源。
波整形电路包括至少一个互补倒相器。
根据另一实施例，比较器包括分流电阻器与倒相器，例如前者是电阻器或晶体管，脉冲选通信号具有低占空因数，或包括-电流镜。
比较器还包括至少一只限流晶体管。
根据本发明若干较佳实施例，转换装置包括的晶体管少于10只，较佳少于8只，更佳少于5只。
根据另一实施例，与像素数据值相关的电荷在存入第一存储器元件时，会在第一存储器元件两端产生-数据电压，而无源电荷传递在第一像素电极上施加与该数据电压几乎相同的电压。
根据一实施例，像素更新电路还包括-镜像电路，把存贮在第一存储器元件上的像素数据值无损失地映射给像素元件的第一像素电极。镜像电路包括第一开关元件，它具有第一与第二数据电极和控制电极，第一开关元件的第一数据电极接第一存储器元件的-电极，其第二数据电极接第一像素电极；存贮数据值的第二存储器元件，它具有第一与第二电极，第二存储器元件的第一电极接第一开关元件的第二数据电极，其第二电极接第一开关元件的控制电极；和复位装置，用于复位存入第二存储器元件里的数据值。
或在本发明一阵列中，各像素的像素更新电路包括多个第一存储器元件，各第一存储器元件用于存贮像素数据值，各存储器元件第一存储器元件与第一像素电极之间有一电荷传递通路；和多个第一开关元件，各第一开关元件通过各自的电荷传递通路控制从第一存储器元件到第一像素电极的电荷传递，一个像素的第一开关元件相互独自地闭合。
本发明的阵列还包括位于第一存储器元件与数据线之间的第二开关元件，用于提供像素数据值。
像素元件包含液晶，例如LCOS元件。
第一存储器元件是存贮电容器。
第二存储器元件是存贮电容器。
第一与第二开关元件都是晶体管阵列是有源矩阵。
根据另一实施例，本发明还提供一像素阵列，各像素包括像素元件、像素更新电路、第一存储器元件和第一开关元件。各像素元件包括个别控制像素元件的第一像素电极和第二像素电极，第二像素电极几乎联接阵列中的所有像素元件并接公共对电极。第一与第二像素电极构成第一电容器。像素更新电路经电荷传递通路将与像素数据值相关的电荷从像素数据输入端传到第一像素电极。第一存储器元件耦接像素数据输入端，存贮与像素数据值相关的电荷。第一开关元件位于第一存储器元件与第一像素电极之间，控制电荷从第一存储器元件经电荷传递通路传到第一像素电极。根据本发明，第一开关元件与第一存储器元件共同将与像素数据值相关的电荷沿电荷传递通路无源地传到第一电容器。像素更新电路包括-镜像电路，无损失地将存贮在第一存储器元件上的像素数据值映射到该像素元件的第一像素电极。镜像电路包括具有第一与第二数据电极和控制电极的第一开关元件，该第一开关元件的第一数据电极接第一存储器元件的一电极，其第二数据电极接第一像素电极；存贮数据值的第二存储器元件，它具有第一与第二电极，该第二存储器元件的第一电极接第一开关元件的第二数据电极，其第二电极接第一开关元件的控制电极；和复位装置，用于复位存入第二存储器元件里的数据值。
本发明还提供更新像素阵列中像素值的方法，每一像素包括一像素元件，各像素元件包括逐一控制像素元件的第一像素电极和第二像素电极，阵列中几乎所有像素元件的第二电极都接公共对电极，该像素元件具有阈电压与调制电压。该方法包括把与像素数据相关的电荷无源地传到第一像素电极，并对公共对电极加-动态变化电压，该电压在第一驱动值与第二驱动值之间变化，因而像素数据是一介于零伏与数据电压值之间的信号，该数据电压值不小于调制电压，但小于调制电压与任一像素元件的阈电压之和。
第一驱动值较佳地等于像素元件阈电压的负值，第二驱动值较佳地等于像素元件的阈电压与调制电压之和，因此对电极的动态变化电压吸收了像素元件的阈电压。
根据本发明一实施例，该方法还包括存贮与像素数据相关的电荷并把存贮的电荷转换成脉冲，脉宽控制该像素元件，脉宽对应于存贮的电荷量。
本发明还包括更新像素阵列像素值的方法，各像素包括-像素元件，它包括逐一控制像素元件的第一像素电极与第二像素电极，阵列中几乎所有像素元件的第二电极都接公共对电极。该方法包括把与像素数据相关的电荷无源地传到第一像素电极，存贮与像素数据相关的电荷，并将存贮的电荷转换成脉冲，脉宽控制像素元件，脉宽对应于存贮的电荷量。
在该方法的两实施例中，无源传递像素数据的步骤，包括无损失地将数据从第一存储器元件映射到像素元件的第一像素电极。
根据本发明一实施例，无源传递像素数据的步骤包括通过多个相互独立驱动的开关元件中一个开关元件传递来自一组存储器元件中任一个的数据。通过以下详述并结合附图，本发明的种种特征与优点将变得更清楚了，附图用实例来示明本发明的原理。
附图简述图1是原有技术的有源矩阵示意2是LCOS器件的截面。
图3是液晶的电光特性图。
图4表示用LCOS像素投射彩色图像的3阀光学引擎。
图5表示在3光阀、小占空因数(约33％)情况下，1光阀的光输出与时间的关系。
图6表示在3光阀、占空因数100％的情况下，1光阀的光输出与时间的关系。
图7表示用LCOS像素投射彩色图像的1阀光学引擎。
图8表示只有1光阀时光输出与时间的关系曲线图。
图9是对电极调制与时间的关系曲线和对得到像素电压的作用。
图10是3阀光学系统对电极切换方案中一像素或行的时序图。
图11是带脉冲光源的1阀光学系统对电极切换方案中一像素或行的时序图。
图12是带滚动色彩的1阀光学系统对电极切换方案中一像素或行的时序图。
图13示出本发明第一实施例的像素结构。
图14示出图12实施例中对电极不切换时模拟的电荷传递。
图15示出图12中存贮电容器Cs1和Cs2两端的电压之间的关系。
图16示出本发明第二实施例的像素结构。
图17示出本发明另一实施例的像素结构，包括对第二实施例增强的数据源。
图18示出本发明又一实施例的像素结构，包括对第一实施例增强的数据源。
图19示出本发明一实施例中像素内PWM的一般原理。
图20(a)示出DRAM电路的第一配置，其中PWM按本发明一实施例实施。
图20(b)示出图20(a)电路对不同输入数据信号的模拟结果。
图21(a)示出DRAM电路的第二配置，其中PWM按本发明一实施例实施。
图21(b)示出图21(a)电路对不同输入数据信号的模拟结果。
图22(a)示出DRAM电路的第三配置，其中PWM按本发明一实施例实施。
图22(b)示出图22(a)电路对不同输入数据信号的模拟结果。
图23示出DRAM电路的第四配置，其中PWM按本发明一实施例实施。
图24示出PWM电路组合本发明一实施例的DRAM电路的第五配置，该PWM电路设置了限流晶体管。
图25示出在没有和有对电极拴牢时驱动液晶像素所需的电压范围。
图26是“一般”帧转换方案中列驱动器输出与镜像电压的曲线图。
图27示出在有和没有像素内存储器拴牢时的CE拴牢。
图28示出本发明一实施例的先进的CE拴牢。
示范实施例的描述本发明将针对特定的实施例并参照附图来描述，但本发明不受此限制，只受限于权利要求。描绘的附图只是示意图，不作限制。为示例起见，图中一些元件的尺寸作了夸大，不按比例。
LCOS显示器能显示彩色图像。通常，彩色图像以两种方式由LCOS像素构成借助于3阀或1阀光学引擎。但也曾报道过2阀光学引擎，一个LCOS阀用于绿色，另一LCOS阀用于红兰色。
图4示意表示3阀光学引擎11。分色镜13把入射光12分成红(R)、绿(G)、兰(B)分量，这些分量都被对准LCOS晶胞14。三条映射的光束15再聚集在一起，复合光束16被投射(在投射时)或映射在视网膜上在靠近肉眼(NTE)应用时。各像素被连续或不连续的单色光照射(图5和6)。在投射时，投射屏上有尽量多的光很重要。此时占空因数尽量保持得大些，较佳为图12的100％。
图7示意表示1阀光学引擎。或者，如图8所示，可见光谱的红R、绿G与兰B分量对准LCOS矩阵(与图像)的各像素，这称为“时分复用”。可以使用两种系统脉冲光源或滚动色彩。
在脉冲光源的情况下，光源呈脉动，交替发出可见光谱的R、G与B分量。可用的光源是LED、激光器或配备了带快速快门(如LC快门)的光学系统的普通光源。所有像素同时被同一光色照射。
在滚动色彩情况下，移动色带通过合适的光学系统映射在LCOS矩阵上。这类光学系统可以是例如图7所示的色轮17，或是旋转棱镜(未示出)。各像素基本上接收可见光谱的R、G、B分量，不过在每一瞬间，一部分像素受红光照射，另一部分像素受绿光照射，而还有一部分像素受兰光照射。一般，一行的所有像素受同一光色照射。
图25示出在按本发明一实施例不用对电极(CE)拴牢、用CE拴牢和用先进的CE拴牢时，驱动AM的液晶像素所需的电压范围。下面说明先进的CE拴牢。
图25右边是典型液晶晶胞的传统透射曲线(电光响应特性)，示出了阈电压VT与调制电压Vm。为防止损坏LC像素的永久DC分量，这种像素一般以AC模式驱动，这表明施加电压的极性定期交替(通常每帧时间发生一次)。对于像素晶体管自身和行列驱动器而言，这意味着它们必须能至少适应-(VT+Vm)～(VT+Vm)的电压跨度，说明总电压跨度为(大于)2(VT+Vm)。
图26示出列驱动器输出端之一的典型波形。为维持DC补偿，信号极性每一帧时间FT变化，产生正负帧。列驱动器必须应付2(VT+Vm)，而对电极电压(CE电压)保持于VT+Vm。观察该列单个像素的镜(铝电极)上的电压，可看到像图26的镜电压一样的电压。像素镜电极上的电压在整个帧时间内保持不变，在选择了有源矩阵的相应线路时变化。实际的像素电压为Vmirror-Vce，是全对称的方波，如图9所示。
使用对电极栓牢(CE栓牢)，即向对电极加变化的电压，列驱动器必须产生的所需电压可减为(VT+Vm)。使用本发明一实施例的先进对电极栓牢，则所需电压范围还可减为有用的电压摆幅Vm。
图27示出列驱动器输出电压被限于0V～(VT+Vm)，而对电极电压在正负帧之间从0V～VT+Vm作CE“栓牢”。同样还示出了得到的镜电压。
然而，根据像素内存贮电容器Cs接线的方法，有两种不同的情况(见图27的插图)。
若像素内存贮电容器Cs常接地(图27的状况2)，得到图27示出的镜信号，假定Cs＞＞CLC。现在所有的电压都限于0V～VT+Vm，与LCOS相容，但实际像素电压(Vmirror-Vce)只对小部分帧时间正确，这部分对后选的像素(底行)小于对早选的像素(顶行)。
若Cs的“地”接CE电压(图27的状况1)，则得到虚线镜电压跟随CE电压的跃变，有效像素电压(Vmirror-Vce)总是保持正确。但要指出，像素晶体管必须承受的最大电压跨度为3×(VT+Vm)。对像素晶体管提供栅压的行驱动器也是如此。换言之，对列驱动器的电压要求已有效地降低，但对像素晶体管和行驱动器的电压要求却提高了。该方法常用于带外部驱动器的TFT显示器，因为列驱动器是最复杂的驱动器IC，所以牺牲对(简单得多的)行驱动器与像素晶体管的电压要求来，有利于降低其电压要求。在LCOS中，所有的驱动器和像素晶体管都用同一技术制作，具有同样的电压限制，因而该方法不适用于LCOS。
图28示出本发明一实施例的先进CE拴牢的情况。CE不仅补偿极性转换，还吸收液晶或其至少一部分的阈电压VT，该部分可能是25％或以上，较佳为50％或以上，更佳为75％或以上，最佳为80％或以上。吸收一部分液晶阈电压VT可明显减小所需电压，更好地实现切换速度，因为在大多数液晶模式中切换到准确的阈电压很慢，即光学响应很慢，而切换到低于阈电压的电压一般较快。
在图28的实例中，对电极拴牢在电压-VT与VT+Vm之间，旨在将LCOS像素电极或镜电极上的电压限制于间隔(O，Vm)。
图28的插图示出实施增强型CE拴牢的示意线路图。存贮电容器Cs的一电极接地。设置的缓冲元件适于将存贮电容器Cs上的电压按命令复制到像素电容器CLC，例如一种与CE电压拴牢同步地采样的采样保持缓冲器。在图28的插图示出的线路图中，像素电路是一简单的DRAM电路，但其它合适的有像素存储器的电路诸如像下述的双DRAM或斗链像素电路，也可配用于该增强型CE拴牢电路。
在选择了某一行有源矩阵时，就将新的列数据Vd写到存贮电容器Cs上，并由缓冲元件按命令将该数据值复制到像素镜。在把列数据复制到像素镜上的同时(或稍后)，将互补数据Vm-Vd存入存储器Cs。每当出现CE拴牢，就把存储器中的该电压复制到镜。在负帧期间，互补数据被写到像素镜，常规数据写到存储器，这样实际的像素电压(Vmirror-Vce)总是正确，且所有电压(列驱动器、像素晶体管与行驱动器)都减低。
这样就减轻了对LCOS像素电极的电压要求，即允许使用较高电压的LC材料。
还可以利用电压过驱动法加快像素响应时间。
先进的CE拴牢法尽可能好地利用可用的CMOS电压间隔，其范围为OV～Vmax，Vmax是最大可用电压，与技术相关，例如Vmax等于3V或5V。原有CMOS电压间隔通过移到液晶电光特性的调制部分而得到完好的利用(见图25)。在上例中，它被移到阈电压与阈电压与调制电压之和之间的间隔VT，VT+Vm。若调制电压小于最大电压(Vm＜Vmax)，则电压余量Vmax-Vm可在间隔VT，VT+Vm的上下对称地分割，此时可在-VT-(Vmax-Vm)/2与VT+Vm+(Vmax-Vm)/2之间执行CE拴牢法。“芯片上”电压限于OV与Vmax之间的某一电压。注意，若Vm＝Vmax，则可得到与以上同样的结果。
下面举一实例Vmax＝5V，VT＝2V，Vm＝4V。这表明VT+Vm＝6V，它大于Vmax，故不能实现一般的CE拴牢法。不过Vm＜Vmax，还能实施本发明的先进型CE拴牢法。最大电压与调制电压的差值可以但不一定在所需电压范围的上下分割，这说明CE拴牢法可在-1.5V与+6.5V之间实施。列驱动器上的电压为0～5V，而液晶将看到1.5～6.5V的电压。
要注意，为保持像素的亮度在2个连续帧内不变，要将数据与互补数据置于该像素上(作为对电极开关)。根据调制电压与选用的被切换的两个对电极电压，与之对应的电压之和(V数据+V互补数据)不变。
可以区分两种配置行一次和帧一次。
普通显示器更新法为行一次更新法，作逐线更新，同时不照射AM。所有的线被写后，所有像素电极都接受该合适的电压，而各像素的LC达到稳态，光源再次变激活。稍后，光源再次去激活，对电极极性切换，显示再被逐线写，此时数据对应于新的对电极极性。至少在显示器中写数据的时间不能被用来照射显示器，这仅适用于占空因数小而且配用小占空因数脉冲光源的3阀系统。若组合了对电极切换或拴牢法，则行一次法不与滚动色彩一起工作。
在帧一次法中，最大占空因数可供光源使用。这只有在像素电压的绝对值在任一时刻(而且包含在对电极刚切换后)都等于期望的RMS电压才能实现。因该对电极为所有像素共用，故要用帧一次法。帧一次法意味着各像素里有一存储器元件。最小存储器元件功能是“写”(把模拟数据写到像素存储器元件，而像素电极的电压保持不变)和“传递”(模拟数据从存储器元件传到像素电极；该功能通常但不一定损坏存储器单元里的数据)。
在滚动色彩结合对电极切换的情况下，全屏像素电极出现信息更新，但对每一线而言，在写新的色彩必须这么做。
对于3阀光学系统，在“写”步骤期间写新数据时，保持像素电极上的信息(图10)。在写底线时，对电极切换极性，而所有像素电极接收(通过“传递”步骤T)其新的电压。这样，图10的时序图只对一行的所有像素有效。
对配备脉冲光源的1阀光学系统，在“写”步骤期间在存储器元件里写新数据时(预期是新色彩与新的对电极极性)，保持像素电极上的信息(图11)。在写底线时，光源激活而且对电极改变极性，同时所有的像素电极达到它们新的电压(通过“传递”步骤)。只是在此之后，当每一像素LC达到其最终值时，有新色彩的光源才被激活，因而图11的时序图仅对一行的所有像素生效。图11中，对电极的极性在每一子帧后变化，但也可例如在每一帧后变化，或在每两个子帧后变化。
对于有滚动色彩的1阀光学系统，3条水平色带在显示屏上自上而下(或反之)移动。当某一色带刚刚完全通过某一行时，该行的像素电极电压就采纳在此期间写入的该新色彩的电压。这是适用“写+传递”步骤实现的。稍后，运用“写”步骤将互补数据写入这些像素的存储单元中(图12)。对电极切换在任一瞬间发生，只要两个“传递”步骤相互不紧跟，即要求“写”步骤在“传递”步骤之前。这表明对电极能在每个子帧最多可切换一次(图12所示)。也可以每一子帧不到一次，如每帧一次。
本发明第一实施例的像素结构示于图13，它包括三只串接的独立驱动的开关元件，即晶体管M1～M3，并应用对电极切换技术。对电极切换的主要优点是降低了加工成本低的电压范围可使用便宜的IC工艺。该电路克服了应用于基本的单像素单存贮结构的对电极切换的一大缺点，即可使照射占空因数最大，从而改善了显示系统的整个光通过量。而且，元件数也少，可在小的像素面积里形成控制电路，即像素面积小于15×15＝225微米2，更佳为等于或小于12×12＝144微米2，最佳等于或小于7×7＝49微米2。存储器元件有两只，即存贮电容器Cs1与Cs2。存贮电容器Cs1的第一电极接在第一和第二开关元件M1与M2之间，其第二电板接固定电压电平，例如接地。存贮电容器Cs2悬置，它施加一额外的掩膜或步骤作IC处理(APA注入或双聚工艺)。其第一电极接在第二和第三开关元件M2和M3之间，第二电极接第二开关元件M2的驱动电极。存贮电容器Cs2在一帧内保持图像数据，而另一存贮电容器Cs1被下一帧数据更新。对电极切换后，新的图像数据从Cs1沿电荷传递通路传到Cs2。该电路的一个特征在于可构成一“模拟移位寄存器”信号从Cs1传到Cs2而不损失信号幅度。沿电荷传递通路的无损失信号传递，要再用两只晶体管，使有源矩阵的驱动有些复杂化未示出时序电路要再提供每行两个信号(fi2与fi3)。
下面描述在受控于图13所示像素结构的LCOS像素内显示数据时执行的操作顺序。图14示出模拟的电荷传递(该例不切换对电极)。下面的所有驱动信号均由时序电路(未示出)提供。
在“写”步骤中，数据电压从列C01传到第一存储器元件，即存贮电容器Cs1，这要求通过选通信号“行”激活第一开关元件，即晶体管M1。该操作相当于存贮下一帧内容。
接着是“传递”步骤。首先在C1激活另一开关元件即晶体管M3，为实际的无损失传递作准备。此时，第二开关元件晶体管M2的栅压为低电位，如OV。存贮电容器Cs2在其两端跌落的电压由V复位决定。存贮电容器Cs2一被晶体管M3复位(在t2，M3的栅极回到地电位)，即在t3激活另一开关元件即晶体管M2，在该开关元件切断前，让Cs2像晶体管M2一样多地放电。在t3接通M2时，fi2变高到例如VDD，而V镜因Cs2上的电荷而立即跟上，该镜电压在短时间内(～20ns)最大达到例如8V；延长V(fi2)上勤务员时间可减小该峰值的高度在图14实例中定为1ns，上升时间为10ns的其它实例中，峰值电压刚超过6.5V，这是因为对Cs2给出了放电时间，而M2的栅压仍在升高。
从图14曲线的20与21部分可以看出，Cs2上的部分电荷沿电荷传递通路流向Cs1。Cs1上的电压不能超过fi2-Vth，假定对正电荷传向Cs1满足了所有的条件。在t4切断晶体管M2，使镜电压V镜变为先前存贮在存贮电容器Cs1上的电压。此时因先前写在存贮电容器Cs1上的值现在已置于像素电极上，故执行“传递”步骤。
下一步在t5，通过向“行”加一高压例如VDD，开关元件晶体管M1被激活，数据电压从列传到第一存储器元件即存贮电容器Cs1，因而在该“写”步骤中存贮了下一帧的数据。在t6，开关元件晶体管M1再次被去激，就能执行上述的“传递”步骤。
电路工作可归纳如下存储器元件即存贮电容器Cs2预置到参考电压Vref，s2，开关元件M2使存贮电容器Cs2对另一存储器元件即存贮电容器Cs1充电，充电量准确地限于Vref，s2-V数据，于是Cs2两端的电压为Vref，s预置-(Vref，s2-V数据)到Cs1的量＝V数据。注意，V数据等于LC驱动电压的调制部分。阈电压部分Vthlc通过对电极切换得到。
应结合电压电平V行、fi2、fi3与V复位正确地选择存贮电容器Cs1与Cs2的相对大小。为示明工作极限，图15示出了Cs1两端与Cs2两端的电压间的关系。要注意三个工作区“镜”节点上M2端接衬底二极管箝位区、数据电压放大(Cs2+CLC)/Cs1倍的第二线性区和M2从不进入导通的第三饱和区。
较佳地，像素电极(镜)一侧晶体管M2的端接二极管禁止负电压。例如当Cs1与Cs2相比为很大而且Cs1为低电位时，V镜可变负接通M2会使Cs2完全班电到低电压电平。若没有端接二极管，则断开Cs2可将镜电压“推”到零伏以下。较佳地，Cs1与Cs2的值一样，而CLC比Cs2小得多。
线性区的特征是将V数据放大(Cs2+CLC)/Cs1倍。
在电荷传递到零偏出Cs2与CLC的有限比值造成的误差电压之前，作对电极切换。此外，这样还消除了对存贮电容Cs2与像素CLC准确比值的相依性。然而，一旦切换了对电极，必须仍能对晶体管M3复位Cs2V数据，max+Vpp，counter-electrode×CLC/(CLC+Cs2)≤fi3-Vth。换言之，fi3必须大得足以在对电极切换后使Cs2复位。
本发明另一实施例示于图16，该电路对每一像素配备了第二只即“影子”存储器元件，即存贮下一帧例如相反电气极性电压的存贮电容器，还设置了第二条即影子电荷传递通路。当“影子”存储器元件更新时，“激活”存储器元件就驱动整个像素矩阵。与对电极电压一起，接像素阵列(AM)的激活存储器元件在液晶两端形成单极性电场图案。两电极(对电极与像素电极)形成电容器CLC；电容与LC层有关，该电容器通常为非线性。将对电极切换至另一电压，使电场变化，而切换到合适的电压甚至能使电场改变极性。切换对电极电压旨在在LC两端形成交变的电场。电场图案被改变，得到的图像就不再正确，因此该影子存储器元件存贮了在切换对电极电压之后获取正确的电场(相反的电气极性)所需的电压。实际上对电极切换可明显减小所需的像素电极电压范围。影子存储器元件避免了在对电极切换后扫描整个AM，因此可在较短的时窗内作切换。影子存储器元件使像素电压正确的时窗变得最大，或者说得出最大的照射占空因数。
虽然示出了每一像素两个存储器元件和每一像素两条电荷传递通路，但本发明并不受此限制。开关元件即晶体管SA、SB、MA、MB可以是n型或p型，但n型通常有较高的迁移率参数，因而更快速而予以优选。悬置的p型的优点在于体效应最小，不过单晶体管开关电路总要失去一个阈电压Vt，而且列电压幅度总是限于最大栅压减Vt。存储器元件即存贮电容器Csta、Cstb可以不悬置，这样就简化了对IC工艺的要求或降低其成本(如不要求双聚工艺)。
分别加在两只开关元件即晶体管MA与MB栅极的读A与读B信号，基本上相互相反，它们连接带存贮电容器Csta与Cstb的匝上的像素电极。两串接的存贮电容器形成双存储器元件结构，称为双DRAM或D2RAM。DRAM_a是存贮一帧(如一个极性)的电压电平的存贮器元件，DRAM_b是用下一帧或子帧(如反极性或另一色彩)电压数据更新的存储器元件。实际上这两个信号读A与读B不可同时激活成消除两DRAM之间的不希望的电荷传递。
当读A信号为高即激活时，存储器元件DRAM_a就驱动像素矩阵(存贮电容器Csta的数据置于相应的像素元件CLC上)，禁止更新存贮电容器Csta(行A信号不激活)。在存储器元件DRAM_a驱动相应像素元件CLC时，则DRAM_b矩阵的内容被更新。
在“写+传递”步骤中，读A为高即激活，读B为低即不激活，行B也为低即不激活。读A高即激活，直到Csta达到期望的电压。或读A为高即激活，读B为低即不激活，行B也为低即不激活。读A高即激活，直到Csta达到期望的电压。
在“写”步骤中，若读A为高即激活，则行B进入高即激活态，直到Cstb达到由数据线列上的数据值给出的期望电压。若读B为高即激活，则行A进入高即激活态，直到Csta达到由数据线列上的数据值给出的期望电压。
在后一“传递”步骤中，若读B为高即激活态，读A就进入低即不激活。读B进入高/激活，直到下一“传递”或“写+传递”步骤中。若读A为高即激活态，读B就进入低即不激活，读A进入高/激活，直到下一“传递”或“写+传递”步骤。
图16的电路只需要4只电压开关元件即晶体管SA、MA、SB、MB和2只低压存储器元件即存贮电容器Csta、Cstb。存贮电容器Csta、Cstb可构成为栅电容器，这些电容器的电容密度比双聚的中高压存贮电容器更高。运用两只串接晶体管，呈现与典型的DRAM结构同样的体效应，因为数据电压决不超过Vmax(栅)-Vt。像素开关可用CMOS开关构成，但这会使晶体管数量加倍，还要求有偏置阱及其消除区，这种方法的成本比面积加倍还高。
理想的双平行电路驱动/底下像素矩阵，可提供更多的平行度，该想法受到静态AM或纯数字AM的关注如用于驱动铁电液晶(FLC)。
只要更新速度足够高，不同的单面板色彩方案与对电极切换的组合可以配用于上述若干AM实施例。更新速度的提高程度取决于缓解色分裂效应所需的最小速度和使用的色彩方案，最小的提高伴随着帧连续色彩方案。
运用典型的DRAM状AM，带帧连续色彩的光输出被面板照明的占空因数减少，在滤色器中被减少到＞60％的白光损失。然而，上述描述为D2RAM结构的本发明若干实施例却允许对所有的像素电压作准同时更新，这表明帧连续色彩方案的占空因数极接近100％。帧速率要求至少是三重面板装置的三倍。为减少色分裂人为现象，希望速率较高。
滚动色彩(色轮)与旋转棱镜方案(从Philips可知)对经典的DRAM帧连续方案作了改进，因为光通过量较大。色轮可以避免60％损失的色恢复技术组合使用，旋转棱镜不用滤色器而用“色分离器”，故很少或不浪费光功率。
应用对电极转换要求两个DRAM都被更新，这样可在任何时刻作对电极转换，但这要求帧速率加倍或是必须预见到双列像素布设，或是列驱动器有两倍的平行度。
根据另一实施例，它是图16电路的修正电路，数据与互补数据被同时存贮在存储器元件即存贮电容器C1与C2上。对应于该实施例的图示电路示于图17，该例让多个行信号减为每行一个，其优点是对某些控制方案如对带对电极切换的滚动色彩而言，顺序“写+传递”后接“写”被一个瞬时动作取代了，更具体地说，开关元件M1与M3同时断开，而且开关元件M2断开而开关元件M4闭合或者与之相反。于是“传递”动作如下若M2断开，则M2闭合，之后M4断开；若M4断开，则M4闭合，之后M2断开。2个动作(“写”+“传递”后接“写”)被1个动作取代对列驱动器设计有重大影响。由于数据与互补数据总是同时置于存储器元件即存贮电容器上，所以通过使用同样复杂程度的差分模拟电路(运算放大器)，可将列驱动器中的数据流(带宽)比普通方法减少一半。
根据又一实施例，可用类似方法修改图13的电路，结果示于图18。此时，同样将数据与互补数据同时分别置于存储器元件即存贮电容器C5、C6上。该例的优点在于，对于某些控制方案，例如带对电极切换的滚动色彩，列驱动器两次激活的顺序“写+传递”后接“写”，被顺序“写”与“传递”取代，于是“写”步骤包括断开两个开关元件即晶体管M9与M10，同时所有其它开关元件(图中的晶体管)都保持闭合，这样就把数据分别存贮在存储器元件即存贮电容器C5与C6上。然后，“传递”步骤包括若必须传递存贮电容器C5上的数据，就断开开关元件M11，而开关元件M12保持闭合；若必须传递存贮电容器C6上的数据，则断开M12，M11保持闭合。之后，执行以上对图13说明的方法。像前一实施例一样，用1个动作取代2个动作，对列驱动器设计具有同样的作用。
双DRAM涉及模拟驱LC像素。众所周知，在LC像素中，从一个中间灰度转换到另一灰度极缓慢，而从全白转换到全黑(和反之)一般较快。因此根据本发明另一实施例，对以上任一电路应用带脉宽调制(PWM)的二进制寻址法(黑/白)来提供灰度，由此提供优化的像素响应速度。
使用脉宽调制的优点在于便于选择LC材料与模式只需黑白行为符合规程。中间行为与此无关，例如在使用PWM时，允许LC像素有滞后。
PWM像素结构的一般原理示于图19。像素P包括一开关元件诸如开关晶体管T，用于让列线COL上出现的电荷存贮到存贮电容器Cs上；一PWM电路，用于对存贮在存贮电容器Cs上的电荷作脉宽调制而得到脉冲信号，其脉宽对应于存贮在Cs上的电荷量。该脉冲信号加到LC器件的像素电极。加到像素电极的脉冲越宽，则像素处于第一态例如亮态或暗态的时间就越长，出现更亮或更暗的像素。
图19的PWM电路包括-比较器，用于比较对应于存贮在存贮电容器Cs上的电子电荷的信号和在外部产生的斜坡信号。只要斜坡信号如斜坡电压低于对应于存贮电荷的信号如存贮电容器Cs上的电压，比较器的供电电压就加到像素电极。一旦斜坡信号超过对应于存贮的电荷，像素电极上的电压就变为0伏，在像素电极上形成脉冲电压信号，脉宽与存贮的电荷线性相关。需要的话，改变斜坡电压形状可使脉宽与存贮电压间的关系为非线性。
由于液晶实际上在极端状态(最大电压或0伏)之间切换，故其响应时间低于获取灰度值的模拟电压调制驱动。
良好的比较器只能用许多晶体管构成。由于像素下面的空间限制，本发明使用了非完美的比较器电路，但结果很实用(信号的PWM)。
在以上表明PWM原理的图中，为简化起见，模拟存储器单元如双DRAM或斗链单元用简单的包括一只晶体管与一只存贮电容器Cs的DRAM代替。
图20(a)示出DRAM单元30的实施例，其中形成了PWM电路31的第一实施例。如前所述，DRAM单元30可用任一模拟存储器单元取代，诸如DDRAM单元或斗链单元。PWM电路31包括开关电路32与波整形电路33。
在图20(a)的实施例中，开关电路32包括耦接在源V2提供的倾斜低电压与源V1提供的恒定供电电压之间的电阻负载倒相器，它包括由晶体管M9或耗尽负载构成的上拉电阻器和下拉串耦电压的开关晶体管M12。
波整形电路33包括改善输出信号的互补倒相器，它包括串耦在地与供电电压V1之间的一只NMOS晶体管M13和一只PMOS晶体管M10，二者的栅极相互耦接。
电路功能如下，电荷存贮在存贮电容器C1上，对应于该电荷的电压与倾斜电压V2作比较，V2加在开关电路32的电阻负载倒相器的低压连接线。只要C1上的电压超过电阻负载倒相器低压接线的倾斜电压V2与晶体管M12的阈电压之和，晶体管M12就导通，而且在晶体管M10与M13的栅极间节点电压具有第一“高”电平，它几乎等于供电电压V1。一旦倾斜电压V2与晶体管M12的阈电压之和超过对应于存贮在电容器C1上的电荷的电压，晶体管M12就切断而不再导通。晶体管M10与M13的栅极之间的节点电压具有几乎为零的第二“低”电平。
若晶体管M10与M13的栅极之间的节点电压具有第一“高”电平，则NMOS晶体管M13处于“通”态，而PMOS晶体管M10为“断”态，负载电容器C2对地放电。若晶体管M10与M13的栅极之间的节点电压具有第二“低”电平，则PMOS晶体管M10为“通”态，NMOS晶体管M13为“断”态，像素元件的LC电容器C2充电到供电电平V1。
以上情况表明，像素电容被清洁的脉冲波驱动，该脉冲波在第一与第二稳定态之间切换，例如该两稳定态分别具有零电平与V1。脉宽取决于存贮在电容器C1上的电荷量。
图20(a)电路的模拟结果示于图20(b)，该图包括三部分上部为施加的信号，中间是电阻负载倒相器对不同输入数据信号的输出，下部是像素电极电压，即互补倒相器对不同数据信号的输出。施加的信号包括斜坡信号V2，线路选择信号V3与视频数据(模拟列数据)V4。曲线图上部左框里的视频数据包括多个0.5～3.5伏的数据信号，步进为0.5伏。在第二框内，数据信号总是0.5伏。线路选择信号V3为5伏高，斜坡信号V2为-0.5～2伏。可以看出，例如对于2伏的输入数据信号V4，在图20(b)中用*号指示对应于该信号的曲线，电阻负载倒相器32的输出并非良好的脉冲，但互补倒相器的输出已接近真正的脉冲。
图21(a)示出DRAM单元30的实施例，其中构成了PWM电路34的第二实施例。如前所述，DRAM单元30可用任一模拟存储器单元诸如DDRAM或斗链单元取代。PWM电路34包括开关电路35和波整形电路33。
波整形电路33已对图20(a)作了说明。
在图21(a)的实施例中，开关电路35包括耦接在地与斜供电电压V2之间的互补倒相器，它包括串耦在地与供电电压V2之间的NMPS晶体管M12与PMOS晶体管M14，因而二者的栅极一起接到存贮电容器C1的电板之一。
电路作用如下。电荷存贮在存贮电容器C1上，对应于该电荷的电压与斜电压V2作比较，该V2加在开关电路35的互补倒相器的低压连接线上。只要存贮电容器C1上的电压超过斜电压V2，晶体管M14就导通，电流导入地，晶体管M10与M13的栅极的节点电压为第一“高”电平，几乎等于V2，一旦斜电压V2超过对应于存贮在电容器C1上的电荷的电压，晶体管M14被切断而不再导通。晶体管M10与M13的栅极间的节点电压具有第二“低”电平，基本上为零。
若晶体管M10与M13的栅极间的节点电压具有电压“高”电平，则NMOS晶体管M13为“通”态，PMOS晶体管M10为“断”态，负载电容器C2对地放电。若晶体管M10与M13的栅极间的节点电压具有第二“低”电平，则PMOS晶体管M10为“通”态，NMOS晶体管M13为“断”态，像素元件的LC电容器C2充电到供电电平V1。
以上表明，像素电容受清洁的脉冲波驱动，该脉冲波在第一与第二稳定态如电平为零与V1之间切换，脉宽取决于存贮在存贮电容器C1上的电荷量。
图21(a)电路的模拟结果示于图21(b)。该图包括三部分上部为施加的信号，中间是电阻负载倒相器对不同输入数据信号的输出，下部为像素电极电压，即互补倒相器对不同数据信号的输出。施加的信号包括斜坡信号V2、线路选择信号V3和视频数据(模拟列数据)V4。图上部左框里的视频数据包括多个0.8～2伏的数据信号，步进为0.3伏。第二框中，数据信号总为0.8伏。线路信号V3为5伏高，但也可更低。斜坡信号V2为1.5～3.5伏。可以看出，例如对1.4伏的输入数据信号V4，对应于该信号的曲线在图21(b)中用*号指示，电阻负载倒相器35的输出不是良好的脉冲，但互补倒相器的输出几乎完美地接近真正的脉冲。
图22(a)示出DRAM单元30的实施例，其中构成了PWM电路36的第三实施例。如前所述，DRAM单元30可用任一模拟存储器单元例如DDRAM或斗链单元取代。PWM电路36包括分流电阻器R1与波整形电路33。波整形电路33已对图20(a)作了说明。
电路功能如下。输入信号存贮在电容器C1上并通过极高电阻器R1接地，从而形成RC电路。电容器C1将对地放电，时间常数取决于电阻器R1的电阻值与存贮电容器C1的电容值。只要对应于存贮在C1上的电荷的电压足够高，晶体管M12就导通，电容器C2对地放电。当C1上的电荷衰减得足够多，即对应于C1上剩余电荷的电压跌到某一值以下时，晶体管M12被切断，晶体管M14接“通”，像素元件的LC电容器C2充电到高压电平V1。
上述情况表明，像素电容被脉冲波驱动，该脉冲波在例如电平为零与V1的第一与第二稳定态之间切换，脉宽取决于存贮在存贮电容器C1上的电荷量和C1的放电时间常数。
要得到充分的脉宽，就需要足够高的电阻值，如对于360Hz的帧速率，它应用于略小于3ms的帧时间，电路的RC常数应为3ms量级。若Cs为20fF量级，则R为10″欧姆量级。该电路因无需提供斜坡信号，极令人关注。该电阻器可用带低占空因数的脉冲栅极信号的晶体管模拟。
图22(a)电路的模拟结果示于图22(b)。该图包括三部分上部为施加的信号，中间是存贮电容器C1对不同输入数据信号的电压，下部为像素电极电压，即互补倒相器对不同数据信号的输出。施加的信号包括线选信号V3和视频数据(模拟列数据)V4。图上部左框里的视频数据V4包括多个2.3～3.5伏的数据信号，步进为0.3伏。在第二框内，数据信号总为2.3伏。线选信号V3为5伏高。可以看出，例如对于2.9伏的输入数据信号V4，对应于该信号的曲线在图22(b)中用*号指示，互补倒相器33的输出近似为脉冲信号。若互补倒相器33后接第二倒相器(未图示)，则输出信号的脉冲陡度更佳。
图23示出本发明另一实施例，包括在其内构成PWM电路38第三实施例的DRAM单元30。如前所述，DRAM单元30可用任一存储器单元诸如DDRAM或斗链单元取代。PWM电路38包括已对图20说明的波整形电路33。图23的实施例与图22的实施例相近，但电阻器37被电流镜39取代。该电流镜包括第一晶体管M17、第二晶体管M18和电流源I1，M17在像素内，M18与I1为显示器多个像素共用。
电路功能如下。晶体管M18与M17用作电流镜。整个阵列或一部分阵列(如单一行或列或者一组行或列)共用的电流源I1把固定电流引入晶体管M18。由于M17的栅-源电压与M18相同，故流过M17的电流正比于流过M18的电流，因而正比于电流源I1提供的电流，比例系数为晶体管M17的沟道宽长比与晶体管M18的沟道宽长比。若M17的沟道宽长比比M18小得多，则M17里引入极小的电流。晶体管M18包含在每一像素中，或者为若干像素、一行或一列像素或甚至整个阵列共用。在除了第一种情况的所有情况下，M18并不占用每一像素内大部分有限的硅面积。
引入M17的小电流使电容器C1以恒定速率放电。只要对应于存贮在C1上的电荷的电压足够高，晶体管M12就导通，而电容器C2对地放电。当C1上的电荷足够衰减，即对应于C1上剩余电荷的电压跌到低于一定值时，晶体管M12断开，晶体管M14接“通”，像素元件的LC电容器C2充电到高压电平V1。
上述情况表明，像素电容C2被脉冲波驱动，该脉冲波在电平为零与V1的第一与第二稳定态之间切换，脉宽取决于起初存贮在存贮电容器C1上的电荷量、电流源I1引入的电流值及晶体管M17与M18的沟道宽长比之比。
运用前一实施例，若互补倒相器33后接第二倒相器(未图示)，输出信号的脉冲陡度更佳。
根据另一实施例，可在任一倒相器结构中设置限流晶体管M20～M22。图24示出了这种情况，一种这样的倒相器结构伴有限晶体管M21、M22。图中的倒相器结构用作比较器，但限流晶体管也可用于波整形电路。限流晶体管M21、M22要用选通信号V8与V9驱动。
该电路的功能如下在电容器C3上存贮了一模拟电压。这在图24中被示为固定电压源V1，它通过开关元件先接C3，后与C3断开。含M12与M14的倒相器用作比较器，对C3存贮的电压与倒相器处身的交变电压作比较。由于倒相器供电电压是斜坡信号V5，故该交变电压随时间变化。倒相器输出是脉冲信号，在倒相器交变电压低于在贮在存贮电容器C3上的电压时为低，而在该交变电压超过存贮在C3上的电压时为高，与图21(a)的PWM实施例中的比较器完全一样。这种比较器的功耗极高，因为倒相器工作几乎一直接近其电流最大的交变点。为限制功耗，加了两只用作开关的限流晶体管M21与M22，它们在大部分时间被切断，由小占因数的选通脉冲定期地同时激活。两限流晶体管M21、M22每次导通时，倒相器作为比较器，将其交变电压与存贮电容器C3的电压作比较，倒相器输出相应地变化。该输出例如可用作作为波整形电路的第二倒相器的输入(图24未示出)。限流晶体管M21、M22每次断开，倒相器不工作，但存贮在像素电容器C2上的输出电压保持不变。而且，只要M21、M22断开，就没有电流流过倒相器，这就限制了该倒相器电路的功耗。
限流晶体管M21、M22还可配用于作为波整形电路的倒相器，此时输入电压是比较器的输出，输出电压接像素电容，而且倒相器供电电压不变。
图24所示有限流晶体管M21、M22的电路，其优点是大大减小了电流耗用。
本发明的一个创新方面是PWM电路所需的晶体管数量少不到10只。为将PWM电路置于每一像素下面有限的空间里，这一点很重要。
本发明已参照若干较佳实施例作了图示与描述，但本领域的技术人员应明白，可在形式和细节上作出各种变化或修正而不违背本发明的范围与精神。
权利要求
1.一种像素阵列，其特征在于，各像素包括像素元件，各像素元件包括逐一控制像素元件的第一像素电极，以及第二像素电极，第二像素电极联接阵列中几乎所有的像素元件并接公共对电极，第一与第二像素电极形成第一电容器，像素元件有一阈电压和一调制电压，像素更新电路，用于将与像素数据值相关的电荷从像素数据输入端经电荷传递通路传到第一像素电极，耦接像素数据输入端的第一存储器元件，用于存贮与像素数据值相关的电荷，位于第一存储器元件与第一像素电极之间的第一开关元件，用于控制从第一存储器元件通过电荷传递通路到第一像素电极的电荷传递，其中第一开关元件与第一存储器元件协同将与像素数据值相关的电荷沿电荷传递通路无源地传到第一电容器，而且阵列还包括对共用对电极施加动态变化电压装置，该动态变化的电压在第一与第二驱动值之间变化，使像素数据值是一介于零伏与数据电压值的信号，该数据电压值不小于调制电压，但小于任一像素元件的调制电压与阈电压之和。
2.如权利要求1的阵列，其中第一驱动值为像素元件阈电压的负值，第二驱动值为像素元件的阈电压与调制电压之和。
3.前述任一权利要求的阵列，其特征在于，第一存储器元件具有第一与第二电极，第一电极接像素数据输入端，第二电极接地。
4.前述任一权利要求的阵列，其中各像素还包括把与像素数据值相关的存贮电荷量转换为脉冲的转换装置，脉宽用于控制像素元件且对应于存贮的电荷量。
5.如权利要求4的阵列，其中转换装置包括一比较器。
6.如权利要求5的阵列，其中比较器包括开关电路与波整形电路。
7.如权利要求6的阵列，其中开关电路包括一电阻负载倒相器。
8.如权利要求7的阵列，其中电阻负载倒相器具有分别接低供电电压与高供电电压的第一与第二供电连接线，任一第一或第二供电连接线都接斜电压源。
9.如权利要求6～8的阵列，其中波整形电路包括至少一个互补倒相器。
10.如权利要求5的阵列，其中比较器包括分流电阻装置与倒相器。
11.如权利要求10的阵列，其中分流电阻装置是一电阻器。
12.如权利要求10的阵列，其中分流电阻装置是一低占空因数比脉冲栅极信号的晶体管。
13.如权利要求10的阵列，其中分流电阻装置包括一电流镜。
14.如权利要求5～14之一的阵列，其中比较器包括至少一个限流晶体管。
15.如权利要求4～14之一的阵列，其中转换装置包括的晶体管不到10只，较佳不到8只，更佳不到5只。
16.前述任一权利要求的阵列，其中与像素数据值相关的电荷存入第一存储器元件时，在第一存储器元件两端产生一数据电压，而无源电荷传递对第一像素电极施加几乎与数据电压一样的电压。
17.前述任一权利要求的阵列，其特征在于像素更新电路还包括镜像电路，用于将存贮在第一存储器元件上的像素数据值无损地映射到像素元件的第一像素电极。
18.如权利要求17的阵列，其中镜像电路包括具有第一与第二数据电极和控制电极的第一开关元件，所述第一开关元件的第一数据电极接第一存储器元件的一电极，其第二数据电极接第一像素电极，存贮数据值的第二存储器元件，所述第二存储器元件具有第一与第二电极，其第一电极接第一开关元件的第二数据电极，第二电极接第一开关元件的控制电极，和复位装置，用于使存入第二存储器元件的数据值复位。
19.前述任一权利要求的阵列，其特征在于还包括位于第一存储器元件与数据线之间提供像素数据值的第二开关元件。
20.前述任一权利要求的阵列，其中像素元件包括液晶。
21.如权利要求20的阵列，其中像素元件包括LCOS元件。
22.前述任一权利要求的阵列，其中第一存储器元件是存贮电容器。
23.如权利要求18或基于权利要求18的任一权利要求的阵列，其中第二存储器元件是存贮电容器。
24.前述任一权利要求的阵列，其中第一开关元件是晶体管。
25.如权利要求19～24之一的阵列，其中第二开关元件是晶体管。
26.前述任一权利要求的阵列，其中阵列为有源矩阵。
27.一种更新像素阵列的像素值的方法，各像素包括逐一控制像素元件的第一像素电极以及第二像素电极的像素元件，阵列中几乎所有像素元件的第二电极都接一共用对电极，像素元件有一阈电压与一调制电压，其特征在于，所述方法包括把与像素数据相关的电荷无源地传到第一像素电极并对共用对电极加一动态变化的电压，该动态变化电压在第一与第二驱动值之间变化，使像素数据是一介于零伏与数据电压值之间的信号，该数据电压值不小于调制电压，但小于任一像素元件的调制电压与阈电压之和。
28.如权利要求27的方法，其中第一驱动值为像素元件阈电压的负值，第二驱动值为像素元件的阈电压与调制电压之和。
29.如权利要求27或28的方法，其特征在于还包括存贮与像素数据相关的电荷并将存贮的电荷转换为脉冲，其脉宽用于控制像素元件且对应于存贮的电荷量。
30.如权利要求27～29之一的方法，其中无源地传递像素数据的步骤包括将来自第一存储器元件的数据无损地映射到像素元件的第一像素电极。
31.如权利要求27～29之一的方法，其中无源地传递像素数据的步骤包括通过多个相互独自受驱动的开关元件中的一个开关元件传递一组存储器元件中任一个的数据。
全文摘要
本发明提出一像素阵列，各像素包括像素元件、像素更新电路、第一存储器元件与第一开关元件。各像素元件包括逐一控制像素元件的第一像素电极和第二像素电极，第二像素电极联接阵列中几乎所有像素元件并接共用对电极。第一与第二像素电极构成第一电容器。像素元件具有阈电压与调制电压。像素更新电路用于将与像素数据值相关的电荷从像素数据输入端经电荷传递通路传到第一像素电极。第一存储器元件耦接像素数据输入端以存贮与像素数据值相关的电荷。第一开关元件位于第一存储器元件与第一像素电极之间，用于控制从第一存储器元件经电荷传递通路到第一像素电极的电荷传递。根据本发明，第一开关元件与第一存储器元件协同将与像素数据值相关的电荷沿电荷传递通路无源地传到第一电容器。根据本发明，该阵列还包括对共用对电极加动态变化电压的装置，该动态变化电压在第一与第二驱动值之间变化，使像素数据值是一介于零伏与数据电压值的信号，数据电压值不小于调制电压，但小于任一像素元件的调制电压与阈电压之和。本发明还提出了更新像素阵列的像素值的方法。
文档编号G09G3/36GK1698090SQ03819715
公开日2005年11月16日 申请日期2003年6月24日 优先权日2002年6月24日
发明者H·德斯麦特, J·范登斯蒂恩, G·范多西拉尔, A·范卡尔斯特 申请人:吉米迪斯股份有限公司