数码管显示综合控制装置的制造方法
专利名称:数码管显示综合控制装置的制造方法
【专利摘要】一种数码管显示综合控制装置,它具有对电路进行控制的FPGA电路；数码管显示电路，该电路的输入端接FPGA电路的输出端；控制电路，该电路的输出端接FPGA电路的输入端；开关电路，该电路的输出端接FPGA电路的输入端；提示电路，该电路的输入端接FPGA电路的输出端；PCI电路，该电路的输出端接FPGA电路的输入端；该装置设计合理、电路简单、集成度高、外围元件少、可在线调试，可应用于实验室数码管显示控制装置。
【专利说明】
数码管显示综合控制装置
技术领域
[0001]本实用新型属于对用静态方法显示可变信息的指示装置进行控制的装置或电路设备或装置技术领域，具体涉及到数码管显示综合控制装置。
【背景技术】
[0002]数码管是电路设计中必不可少的元器件，也是常见的显示设备。数码管能直观地显示数字，字母。具有低成本，亮度高的优点，被广泛使用。高校也有数码管显示控制实验平台。主要有以下几种:一是用单片机实现数码管显示控制；二是用处理器实现数码管显示控制;三是用CPLD实现数码管显示控制；四是用FPGA实现数码管显示控制。这些数码管显示控制实验装置存在下述不足:结构尺寸大，携带不方便;电路复杂，每一种平台的功能多，需要元器件较多;设计集成度不够，一个控制终端可以有多种实现电路，未整合;设计成本较高，浪费设计材料，整合电路成本少于独立电路成本和;调试不方便，不能在线调试，需要借助其它手段；电路设计不完善，未能设置一些故障电路，考察学生分析能力；未能激发学生的创新意识、提高学生认识，具有认识的片面性;未能充分锻炼学生实际动手能力；未能锻炼学生综合分析，应用知识的能力。
【发明内容】
[0003]本实用新型所要解决的技术问题在于克服上述数码管显示控制装置的不足，提供一种设计合理、电路简单、集成度高、外围元件少、可在线调试的数码管显示综合控制装置。
[0004]解决上述技术问题采用的技术方案是:它具有:对电路进行控制的FPGA电路;数码管显示电路，该电路的输入端接FPGA电路的输出端;控制电路，该电路的输出端接FPGA电路的输入端;开关电路，该电路的输出端接FPGA电路的输入端;提不电路，该电路的输入端接FPGA电路的输出端;PCI电路，该电路的输出端接FPGA电路的输入端。
[0005]本实用新型的FPGA电路为:集成电路Ul的37脚?42脚、47脚?49脚、52脚、53脚、56脚?62脚、110脚?104脚、100脚、103脚、70脚?72脚、99脚?96脚、85脚接数码管显示电路，集成电路Ul的73脚?75脚、76脚?78脚接报警电路，集成电路Ul的95脚、90脚、88脚、89脚、22脚?24脚、13脚、21脚、20脚、14脚、87脚、86脚依次接连接器Jl的14脚?2脚，集成电路Ul的16脚、17脚、93脚、79脚、82脚、83脚接开关电路，集成电路Ul的36脚?31脚、28脚?25脚、12脚?10脚、7脚?5脚、3脚?I脚、144脚、4脚、143脚?141脚、140脚、139脚、133脚、132脚、130脚接PCI电路，集成电路Ul的128脚、125脚?122脚、111脚、112脚、114脚接控制电路，集成电路Ul的92脚接晶振Yl的4脚、94脚和15脚接Al.5V电源、地端接地，集成电路Ul的8脚、29脚、115脚、137脚、81脚、102脚、44脚、66脚接3V电源，集成电路Ul的135脚、126脚、46脚、55脚、64脚、117脚接1.5V电源，晶振Yl的电源端接3V电源、地端接地，连接器Jl的I脚接地;集成电路UI的型号为EPIC6T144C7，晶振Y2的型号为JHY50M。
[0006]本实用新型的数码管显示电路为:数码管Dl的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的110脚?104脚、100脚，数码管的I脚和6脚接集成电路Ul的103脚;数码管D2的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的70脚?72脚、98脚?96脚、85脚，数码管D2的I脚和6脚接集成电路Ul的84脚;数码管D9的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的53脚、56脚?62脚，数码管D9的I脚和6脚接集成电路Ul的52脚;数码管DlO的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的38脚?42脚、47脚?49脚，数码管Dl O的I脚和6脚接集成电路Ul的37脚。
[0007]由于本实用新型采用当按下开关SI，开关S2和开关S3断开，控制电路进行数码管显示控制；当按下开关S2，开关SI和开关S3断开，PCI电路进行数码管显示控制；当按下开关S3，开关SI和开关S2断开，FPGA电路进行数码管显示控制，本装置电路简单、外围元器件少、集成度高、将不同的平台整合在一起、配套调整方便，电路采用多种控制手段，方便、快捷，实验功能性强，设计灵活可引导学生发散思维，可在线调试，可应用于实验室数码管显示控制装置。
【附图说明】
[0008]图1是本实用新型电气原理方框图。
[0009]图2是图1中FPGA电路、数码管显示电路、报警电路、开关电路的电子线路原理图。
[0010]图3是图1中PCI电路和控制电路的电子线路原理图。
【具体实施方式】
[0011]下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。
[0012]实施例1
[0013]在图1中，本实用新型数码管显示综合控制装置由FPGA电路、PCI电路、数码管显示电路、报警电路、开关电路、控制电路连接构成，数码管显示电路的输入端接FPGA电路的输出端，控制电路的输出端接FPGA电路的输入端，PCI电路的输出端接FPGA电路的输入端，开关电路的输出端接FPGA电路，报警电路的输入端接FPGA电路的输出端。
[0014]在图2中，本实施例的FPGA电路由集成电路Ul、晶振Yl、连接器Jl连接构成，集成电路Ul的型号为EP1C6T144C7，晶振Y2的型号为JHY50M。集成电路Ul的37脚?42脚、47脚?49脚、52脚、53脚、56脚?62脚、110脚?104脚、100脚、103脚、70脚?72脚、99脚?96脚、85脚接数码管显示电路，集成电路Ul的73脚?75脚、76脚?78脚接报警电路，集成电路Ul的95脚、90脚、88脚、89脚、22脚?24脚、13脚、21脚、20脚、14脚、87脚、86脚依次接连接器Jl的14脚?2脚，集成电路Ul的16脚、17脚、93脚、79脚、82脚、83脚接开关电路，集成电路Ul的36脚?31脚、28脚?25脚、12脚?10脚、7脚?5脚、3脚?I脚、144脚、4脚、143脚?141脚、140脚、139脚、133脚、132脚、130脚接PCI电路，集成电路UI的128脚、125脚?122脚、111脚、112脚、114脚接控制电路，集成电路Ul的92脚接晶振Yl的4脚、94脚和15脚接Al.5V电源、地端接地，集成电路Ul的8脚、29脚、115脚、137脚、81脚、102脚、44脚、66脚接3V电源，集成电路Ul的135脚、126脚、46脚、55脚、64脚、117脚接1.5V电源，晶振Yl的电源端接3V电源、地端接地，连接器Jl的I脚接地。
[0015]在图2中，本实施例的开关电路由电阻R4?电阻R6、电阻RlO?电阻R12、开关SI?开关S6连接构成。开关SI的一端通过电阻RlO接3V电源并接集成电路Ul的83脚、另一端接地，开关S2的一端通过电阻Rll接3V电源并接集成电路Ul的82脚、另一端接地，开关S3的一端通过电阻R12接3V电源并接集成电路Ul的79脚、另一端接地，开关S4的一端通过电阻R6接3V电源并接集成电路Ul的93脚、另一端接地，开关S5的一端通过电阻R5接3V电源并接集成电路Ul的17脚、另一端接地，开关S6的一端通过电阻R4接3V电源并接集成电路Ul的16脚、另一端接地。
[0016]在图2中，本实施例的报警电路由二极管D3?二极管D8、电阻Rl?电阻R3、电阻R7?电阻R9连接构成。二极管D3的正极通过电阻Rl接集成电路Ul的78脚、负极接地，二极管D4的正极通过电阻R2接集成电路UI的77脚、负极接地，二极管D5的正极通过电阻R3接集成电路Ul的76脚、负极接地，二极管D6的正极通过电阻R7接集成电路Ul的73脚、负极接地，二极管D7的正极通过电阻R8接集成电路UI的74脚、负极接地，二极管D8的正极通过电阻R9接集成电路Ul的75脚、负极接地。
[0017]在图2中，本实施例的数码管显示电路由数码管Dl、数码管D2、数码管D9、数码管DlO连接构成。数码管Dl的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的110脚?104脚、100脚，数码管的I脚和6脚接集成电路Ul的103脚;数码管D2的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的70脚?72脚、98脚?96脚、85脚，数码管D2的I脚和6脚接集成电路Ul的84脚;数码管D9的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的53脚、56脚?62脚，数码管D9的I脚和6脚接集成电路Ul的52脚;数码管D10的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的38脚?42脚、47脚?49脚，数码管DlO的I脚和6脚接集成电路Ul的37脚。
[0018]在图3中，本实施例的控制电路由集成电路U3、电容Cl、电容C2、晶振Y2连接构成。集成电路U3的14脚接晶振Y2的一端和电容Cl的一端、15脚接晶振Y2的另一端和电容C2的一端、电源端接3V电源、地端接地，集成电路U3的30脚?28脚、26脚?24脚、42脚、41脚依次接集成电路Ul的128脚、125脚?122脚、111脚、112脚、114脚，电容Cl、电容C2的另一端接地。
[0019]在图3中，本实施例的PCI电路由集成电路U2、连接器J2连接构成，集成电路U2的型号为CH365。集成电路U2的66脚?73脚、76脚?79脚、2脚?5脚、14脚?23脚、25脚?32脚、74脚、6脚、13脚、24脚、12脚、75脚、7脚?11脚、65脚、64脚依次接连接器J2的20脚、105脚、21脚、103 脚、23 脚、102 脚、24 脚、100 脚、27 脚、97 脚、29 脚、96 脚、30 脚、94 脚、32 脚、93 脚、81 脚、45 脚、79 脚、47 脚、78 脚、48 脚、76 脚、52脚、53脚、71 脚、55 脚、70 脚、56 脚、68 脚、58 脚、67 脚、26脚、33脚、44脚、73脚、82脚、99脚、91脚、35脚、89脚、37脚、119脚、16脚、110脚，集成电路U2的33脚?39脚、42脚?58脚、40脚、41脚、62脚、63脚、59脚依次接集成电路Ul的36脚?31脚、28脚?25脚、12脚?10脚、7脚?5脚、3脚?I脚、144脚、4脚、143脚?141脚、140脚、139脚、133脚、132脚、130脚，集成电路U2的电源端接5V电源、地端接地，连接器J2的123脚接12V电源正极、I脚接12V电源负极、地端接地，连接器JI的5脚、6脚、61脚?64脚、117脚、120脚接3V电源。
[0020]本实用新型的工作原理如下:
[0021]系统上电，电路开始初始化工作。当按下开关SI，开关S2和开关S3断开，控制器电路工作。此时是用控制器进行数码管显示控制。数据信号从集成电路U3的30脚、29脚、28脚、26脚?24脚、42脚、41脚输入到集成电路Ul，集成电路Ul接收到数据，并对数据处理:启动数码管显示控制时序。显示的数据从集成电路Ul的110脚?100脚输出到数码管Dl，从集成电路Ul的70脚?72脚、99脚?96脚、85脚输出到数码管D2，从集成电路Ul的38脚?42脚、47脚?50脚、52脚输出到数码管D10，从集成电路Ul的53脚、56脚?62脚输出到数码管D9，与此同时，集成电路Ul启动报警控制逻辑，信号从集成电路的73脚?75脚输出，经二极管D6?二极管D8输出。
[0022]当按下开关S2，开关SI和开关S3断开，PCI电路工作。此时是用PCI电路进行数码管显示控制。PCI的控制数据从连接器J2输入，由连接器J2的20脚、105脚、21脚、103脚、23脚、102 脚、24 脚、100 脚、27 脚、97 脚、29 脚、96 脚、30 脚、94 脚、32脚、93脚、81 脚、45 脚、79 脚、47 脚、78脚、48脚、76脚、52脚、53脚、71脚、55脚、70脚、56脚、68脚、58脚、67脚输出，输入到集成电路U2，经集成电路U2内部处理，数据从U2的51脚?58脚输入到集成电路Ul，集成电路Ul接收数据，并对数据处理:启动数码管显示控制时序。显示的数据从集成电路Ul的110脚?100脚输出到数码管Dl，从集成电路Ul的70脚?72脚、99脚?96脚、85脚输出到数码管D2，从集成电路Ul的38脚?42脚、47脚?50脚、52脚输出到数码管D10，从集成电路Ul的53脚、56脚?62脚输出到数码管D9，与此同时，集成电路Ul启动报警控制逻辑，信号从集成电路的73脚?75脚输出，经二极管D6?二极管D8输出。
[0023]当按下开关S3，开关SI和开关S2断开，FPGA电路工作。此时，是用FPGA电路进行数码管显示控制。由集成电路Ul内部产生数码管显示控制逻辑，控制信号从集成电路Ul的103脚、84脚、37脚、52脚输出，显示的数据从集成电路Ul的110脚?100脚输出到数码管DI，从集成电路Ul的70脚?72脚、99脚?96脚、85脚输出到数码管D2，从集成电路Ul的38脚?42脚、47脚?50脚、52脚输出到数码管DlO，从集成电路Ul的53脚、56脚?62脚输出到数码管D9，与此同时，集成电路Ul启动报警控制逻辑，信号从集成电路的73脚?75脚输出，经二极管D6?二极管D8输出。
【主权项】
1.一种数码管显示综合控制装置，其特征在于它具有: 对电路进行控制的FPGA电路； 数码管显示电路，该电路的输入端接FPGA电路的输出端； 控制电路，该电路的输出端接FPGA电路的输入端； 开关电路，该电路的输出端接FPGA电路的输入端； 提示电路，该电路的输入端接FPGA电路的输出端； PCI电路，该电路的输出端接FPGA电路的输入端。2.根据权利要求1所述的数码管显示综合控制装置，其特征在于所述的FPGA电路为:集成电路Ul的37脚?42脚、47脚?49脚、52脚、53脚、56脚?62脚、110脚?104脚、100脚、103脚、70脚?72脚、99脚?96脚、85脚接数码管显示电路，集成电路Ul的73脚?75脚、76脚?78脚接报警电路，集成电路Ul的95脚、90脚、88脚、89脚、22脚?24脚、13脚、21脚、20脚、14脚、87脚、86脚依次接连接器Jl的14脚?2脚，集成电路Ul的16脚、17脚、93脚、79脚、82脚、83脚接开关电路，集成电路Ul的36脚?31脚、28脚?25脚、12脚?10脚、7脚?5脚、3脚?I脚、144脚、4脚、143脚?141脚、140脚、139脚、133脚、132脚、130脚接PCI电路，集成电路Ul的128脚、125脚?122脚、111脚、112脚、114脚接控制电路，集成电路Ul的92脚接晶振Yl的4脚、94脚和15脚接Al.5V电源、地端接地，集成电路Ul的8脚、29脚、115脚、137脚、81脚、102脚、44脚、66脚接3V电源，集成电路Ul的135脚、126脚、46脚、55脚、64脚、117脚接1.5V电源，晶振Yl的电源端接3V电源、地端接地，连接器Jl的I脚接地;集成电路UI的型号为EP1C6T144C7，晶振Y2的型号为JHY50M。3.根据权利要求1所述的数码管显示综合控制装置，其特征在于所述的数码管显示电路为:数码管Dl的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的110脚?104脚、100脚，数码管的I脚和6脚接集成电路Ul的103脚;数码管D2的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的70脚?72脚、98脚?96脚、85脚，数码管D2的I脚和6脚接集成电路Ul的84脚;数码管D9的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的53脚、56脚?62脚，数码管D9的I脚和6脚接集成电路Ul的52脚;数码管DlO的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的38脚?42脚、47脚?49脚，数码管DlO的I脚和6脚接集成电路Ul的37脚。
【文档编号】G09G3/14GK205722733SQ201620372900
【公开日】2016年11月23日
【申请日】2016年4月28日
【发明人】党学立, 桂彩云, 杨宏斌
【申请人】榆林学院
【专利摘要】一种数码管显示综合控制装置,它具有对电路进行控制的FPGA电路；数码管显示电路，该电路的输入端接FPGA电路的输出端；控制电路，该电路的输出端接FPGA电路的输入端；开关电路，该电路的输出端接FPGA电路的输入端；提示电路，该电路的输入端接FPGA电路的输出端；PCI电路，该电路的输出端接FPGA电路的输入端；该装置设计合理、电路简单、集成度高、外围元件少、可在线调试，可应用于实验室数码管显示控制装置。
【专利说明】
数码管显示综合控制装置
技术领域
[0001]本实用新型属于对用静态方法显示可变信息的指示装置进行控制的装置或电路设备或装置技术领域，具体涉及到数码管显示综合控制装置。
【背景技术】
[0002]数码管是电路设计中必不可少的元器件，也是常见的显示设备。数码管能直观地显示数字，字母。具有低成本，亮度高的优点，被广泛使用。高校也有数码管显示控制实验平台。主要有以下几种:一是用单片机实现数码管显示控制；二是用处理器实现数码管显示控制;三是用CPLD实现数码管显示控制；四是用FPGA实现数码管显示控制。这些数码管显示控制实验装置存在下述不足:结构尺寸大，携带不方便;电路复杂，每一种平台的功能多，需要元器件较多;设计集成度不够，一个控制终端可以有多种实现电路，未整合;设计成本较高，浪费设计材料，整合电路成本少于独立电路成本和;调试不方便，不能在线调试，需要借助其它手段；电路设计不完善，未能设置一些故障电路，考察学生分析能力；未能激发学生的创新意识、提高学生认识，具有认识的片面性;未能充分锻炼学生实际动手能力；未能锻炼学生综合分析，应用知识的能力。
【发明内容】
[0003]本实用新型所要解决的技术问题在于克服上述数码管显示控制装置的不足，提供一种设计合理、电路简单、集成度高、外围元件少、可在线调试的数码管显示综合控制装置。
[0004]解决上述技术问题采用的技术方案是:它具有:对电路进行控制的FPGA电路;数码管显示电路，该电路的输入端接FPGA电路的输出端;控制电路，该电路的输出端接FPGA电路的输入端;开关电路，该电路的输出端接FPGA电路的输入端;提不电路，该电路的输入端接FPGA电路的输出端;PCI电路，该电路的输出端接FPGA电路的输入端。
[0005]本实用新型的FPGA电路为:集成电路Ul的37脚?42脚、47脚?49脚、52脚、53脚、56脚?62脚、110脚?104脚、100脚、103脚、70脚?72脚、99脚?96脚、85脚接数码管显示电路，集成电路Ul的73脚?75脚、76脚?78脚接报警电路，集成电路Ul的95脚、90脚、88脚、89脚、22脚?24脚、13脚、21脚、20脚、14脚、87脚、86脚依次接连接器Jl的14脚?2脚，集成电路Ul的16脚、17脚、93脚、79脚、82脚、83脚接开关电路，集成电路Ul的36脚?31脚、28脚?25脚、12脚?10脚、7脚?5脚、3脚?I脚、144脚、4脚、143脚?141脚、140脚、139脚、133脚、132脚、130脚接PCI电路，集成电路Ul的128脚、125脚?122脚、111脚、112脚、114脚接控制电路，集成电路Ul的92脚接晶振Yl的4脚、94脚和15脚接Al.5V电源、地端接地，集成电路Ul的8脚、29脚、115脚、137脚、81脚、102脚、44脚、66脚接3V电源，集成电路Ul的135脚、126脚、46脚、55脚、64脚、117脚接1.5V电源，晶振Yl的电源端接3V电源、地端接地，连接器Jl的I脚接地;集成电路UI的型号为EPIC6T144C7，晶振Y2的型号为JHY50M。
[0006]本实用新型的数码管显示电路为:数码管Dl的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的110脚?104脚、100脚，数码管的I脚和6脚接集成电路Ul的103脚;数码管D2的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的70脚?72脚、98脚?96脚、85脚，数码管D2的I脚和6脚接集成电路Ul的84脚;数码管D9的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的53脚、56脚?62脚，数码管D9的I脚和6脚接集成电路Ul的52脚;数码管DlO的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的38脚?42脚、47脚?49脚，数码管Dl O的I脚和6脚接集成电路Ul的37脚。
[0007]由于本实用新型采用当按下开关SI，开关S2和开关S3断开，控制电路进行数码管显示控制；当按下开关S2，开关SI和开关S3断开，PCI电路进行数码管显示控制；当按下开关S3，开关SI和开关S2断开，FPGA电路进行数码管显示控制，本装置电路简单、外围元器件少、集成度高、将不同的平台整合在一起、配套调整方便，电路采用多种控制手段，方便、快捷，实验功能性强，设计灵活可引导学生发散思维，可在线调试，可应用于实验室数码管显示控制装置。
【附图说明】
[0008]图1是本实用新型电气原理方框图。
[0009]图2是图1中FPGA电路、数码管显示电路、报警电路、开关电路的电子线路原理图。
[0010]图3是图1中PCI电路和控制电路的电子线路原理图。
【具体实施方式】
[0011]下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。
[0012]实施例1
[0013]在图1中，本实用新型数码管显示综合控制装置由FPGA电路、PCI电路、数码管显示电路、报警电路、开关电路、控制电路连接构成，数码管显示电路的输入端接FPGA电路的输出端，控制电路的输出端接FPGA电路的输入端，PCI电路的输出端接FPGA电路的输入端，开关电路的输出端接FPGA电路，报警电路的输入端接FPGA电路的输出端。
[0014]在图2中，本实施例的FPGA电路由集成电路Ul、晶振Yl、连接器Jl连接构成，集成电路Ul的型号为EP1C6T144C7，晶振Y2的型号为JHY50M。集成电路Ul的37脚?42脚、47脚?49脚、52脚、53脚、56脚?62脚、110脚?104脚、100脚、103脚、70脚?72脚、99脚?96脚、85脚接数码管显示电路，集成电路Ul的73脚?75脚、76脚?78脚接报警电路，集成电路Ul的95脚、90脚、88脚、89脚、22脚?24脚、13脚、21脚、20脚、14脚、87脚、86脚依次接连接器Jl的14脚?2脚，集成电路Ul的16脚、17脚、93脚、79脚、82脚、83脚接开关电路，集成电路Ul的36脚?31脚、28脚?25脚、12脚?10脚、7脚?5脚、3脚?I脚、144脚、4脚、143脚?141脚、140脚、139脚、133脚、132脚、130脚接PCI电路，集成电路UI的128脚、125脚?122脚、111脚、112脚、114脚接控制电路，集成电路Ul的92脚接晶振Yl的4脚、94脚和15脚接Al.5V电源、地端接地，集成电路Ul的8脚、29脚、115脚、137脚、81脚、102脚、44脚、66脚接3V电源，集成电路Ul的135脚、126脚、46脚、55脚、64脚、117脚接1.5V电源，晶振Yl的电源端接3V电源、地端接地，连接器Jl的I脚接地。
[0015]在图2中，本实施例的开关电路由电阻R4?电阻R6、电阻RlO?电阻R12、开关SI?开关S6连接构成。开关SI的一端通过电阻RlO接3V电源并接集成电路Ul的83脚、另一端接地，开关S2的一端通过电阻Rll接3V电源并接集成电路Ul的82脚、另一端接地，开关S3的一端通过电阻R12接3V电源并接集成电路Ul的79脚、另一端接地，开关S4的一端通过电阻R6接3V电源并接集成电路Ul的93脚、另一端接地，开关S5的一端通过电阻R5接3V电源并接集成电路Ul的17脚、另一端接地，开关S6的一端通过电阻R4接3V电源并接集成电路Ul的16脚、另一端接地。
[0016]在图2中，本实施例的报警电路由二极管D3?二极管D8、电阻Rl?电阻R3、电阻R7?电阻R9连接构成。二极管D3的正极通过电阻Rl接集成电路Ul的78脚、负极接地，二极管D4的正极通过电阻R2接集成电路UI的77脚、负极接地，二极管D5的正极通过电阻R3接集成电路Ul的76脚、负极接地，二极管D6的正极通过电阻R7接集成电路Ul的73脚、负极接地，二极管D7的正极通过电阻R8接集成电路UI的74脚、负极接地，二极管D8的正极通过电阻R9接集成电路Ul的75脚、负极接地。
[0017]在图2中，本实施例的数码管显示电路由数码管Dl、数码管D2、数码管D9、数码管DlO连接构成。数码管Dl的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的110脚?104脚、100脚，数码管的I脚和6脚接集成电路Ul的103脚;数码管D2的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的70脚?72脚、98脚?96脚、85脚，数码管D2的I脚和6脚接集成电路Ul的84脚;数码管D9的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的53脚、56脚?62脚，数码管D9的I脚和6脚接集成电路Ul的52脚;数码管D10的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的38脚?42脚、47脚?49脚，数码管DlO的I脚和6脚接集成电路Ul的37脚。
[0018]在图3中，本实施例的控制电路由集成电路U3、电容Cl、电容C2、晶振Y2连接构成。集成电路U3的14脚接晶振Y2的一端和电容Cl的一端、15脚接晶振Y2的另一端和电容C2的一端、电源端接3V电源、地端接地，集成电路U3的30脚?28脚、26脚?24脚、42脚、41脚依次接集成电路Ul的128脚、125脚?122脚、111脚、112脚、114脚，电容Cl、电容C2的另一端接地。
[0019]在图3中，本实施例的PCI电路由集成电路U2、连接器J2连接构成，集成电路U2的型号为CH365。集成电路U2的66脚?73脚、76脚?79脚、2脚?5脚、14脚?23脚、25脚?32脚、74脚、6脚、13脚、24脚、12脚、75脚、7脚?11脚、65脚、64脚依次接连接器J2的20脚、105脚、21脚、103 脚、23 脚、102 脚、24 脚、100 脚、27 脚、97 脚、29 脚、96 脚、30 脚、94 脚、32 脚、93 脚、81 脚、45 脚、79 脚、47 脚、78 脚、48 脚、76 脚、52脚、53脚、71 脚、55 脚、70 脚、56 脚、68 脚、58 脚、67 脚、26脚、33脚、44脚、73脚、82脚、99脚、91脚、35脚、89脚、37脚、119脚、16脚、110脚，集成电路U2的33脚?39脚、42脚?58脚、40脚、41脚、62脚、63脚、59脚依次接集成电路Ul的36脚?31脚、28脚?25脚、12脚?10脚、7脚?5脚、3脚?I脚、144脚、4脚、143脚?141脚、140脚、139脚、133脚、132脚、130脚，集成电路U2的电源端接5V电源、地端接地，连接器J2的123脚接12V电源正极、I脚接12V电源负极、地端接地，连接器JI的5脚、6脚、61脚?64脚、117脚、120脚接3V电源。
[0020]本实用新型的工作原理如下:
[0021]系统上电，电路开始初始化工作。当按下开关SI，开关S2和开关S3断开，控制器电路工作。此时是用控制器进行数码管显示控制。数据信号从集成电路U3的30脚、29脚、28脚、26脚?24脚、42脚、41脚输入到集成电路Ul，集成电路Ul接收到数据，并对数据处理:启动数码管显示控制时序。显示的数据从集成电路Ul的110脚?100脚输出到数码管Dl，从集成电路Ul的70脚?72脚、99脚?96脚、85脚输出到数码管D2，从集成电路Ul的38脚?42脚、47脚?50脚、52脚输出到数码管D10，从集成电路Ul的53脚、56脚?62脚输出到数码管D9，与此同时，集成电路Ul启动报警控制逻辑，信号从集成电路的73脚?75脚输出，经二极管D6?二极管D8输出。
[0022]当按下开关S2，开关SI和开关S3断开，PCI电路工作。此时是用PCI电路进行数码管显示控制。PCI的控制数据从连接器J2输入，由连接器J2的20脚、105脚、21脚、103脚、23脚、102 脚、24 脚、100 脚、27 脚、97 脚、29 脚、96 脚、30 脚、94 脚、32脚、93脚、81 脚、45 脚、79 脚、47 脚、78脚、48脚、76脚、52脚、53脚、71脚、55脚、70脚、56脚、68脚、58脚、67脚输出，输入到集成电路U2，经集成电路U2内部处理，数据从U2的51脚?58脚输入到集成电路Ul，集成电路Ul接收数据，并对数据处理:启动数码管显示控制时序。显示的数据从集成电路Ul的110脚?100脚输出到数码管Dl，从集成电路Ul的70脚?72脚、99脚?96脚、85脚输出到数码管D2，从集成电路Ul的38脚?42脚、47脚?50脚、52脚输出到数码管D10，从集成电路Ul的53脚、56脚?62脚输出到数码管D9，与此同时，集成电路Ul启动报警控制逻辑，信号从集成电路的73脚?75脚输出，经二极管D6?二极管D8输出。
[0023]当按下开关S3，开关SI和开关S2断开，FPGA电路工作。此时，是用FPGA电路进行数码管显示控制。由集成电路Ul内部产生数码管显示控制逻辑，控制信号从集成电路Ul的103脚、84脚、37脚、52脚输出，显示的数据从集成电路Ul的110脚?100脚输出到数码管DI，从集成电路Ul的70脚?72脚、99脚?96脚、85脚输出到数码管D2，从集成电路Ul的38脚?42脚、47脚?50脚、52脚输出到数码管DlO，从集成电路Ul的53脚、56脚?62脚输出到数码管D9，与此同时，集成电路Ul启动报警控制逻辑，信号从集成电路的73脚?75脚输出，经二极管D6?二极管D8输出。
【主权项】
1.一种数码管显示综合控制装置，其特征在于它具有: 对电路进行控制的FPGA电路； 数码管显示电路，该电路的输入端接FPGA电路的输出端； 控制电路，该电路的输出端接FPGA电路的输入端； 开关电路，该电路的输出端接FPGA电路的输入端； 提示电路，该电路的输入端接FPGA电路的输出端； PCI电路，该电路的输出端接FPGA电路的输入端。2.根据权利要求1所述的数码管显示综合控制装置，其特征在于所述的FPGA电路为:集成电路Ul的37脚?42脚、47脚?49脚、52脚、53脚、56脚?62脚、110脚?104脚、100脚、103脚、70脚?72脚、99脚?96脚、85脚接数码管显示电路，集成电路Ul的73脚?75脚、76脚?78脚接报警电路，集成电路Ul的95脚、90脚、88脚、89脚、22脚?24脚、13脚、21脚、20脚、14脚、87脚、86脚依次接连接器Jl的14脚?2脚，集成电路Ul的16脚、17脚、93脚、79脚、82脚、83脚接开关电路，集成电路Ul的36脚?31脚、28脚?25脚、12脚?10脚、7脚?5脚、3脚?I脚、144脚、4脚、143脚?141脚、140脚、139脚、133脚、132脚、130脚接PCI电路，集成电路Ul的128脚、125脚?122脚、111脚、112脚、114脚接控制电路，集成电路Ul的92脚接晶振Yl的4脚、94脚和15脚接Al.5V电源、地端接地，集成电路Ul的8脚、29脚、115脚、137脚、81脚、102脚、44脚、66脚接3V电源，集成电路Ul的135脚、126脚、46脚、55脚、64脚、117脚接1.5V电源，晶振Yl的电源端接3V电源、地端接地，连接器Jl的I脚接地;集成电路UI的型号为EP1C6T144C7，晶振Y2的型号为JHY50M。3.根据权利要求1所述的数码管显示综合控制装置，其特征在于所述的数码管显示电路为:数码管Dl的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的110脚?104脚、100脚，数码管的I脚和6脚接集成电路Ul的103脚;数码管D2的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的70脚?72脚、98脚?96脚、85脚，数码管D2的I脚和6脚接集成电路Ul的84脚;数码管D9的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的53脚、56脚?62脚，数码管D9的I脚和6脚接集成电路Ul的52脚;数码管DlO的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul的38脚?42脚、47脚?49脚，数码管DlO的I脚和6脚接集成电路Ul的37脚。
【文档编号】G09G3/14GK205722733SQ201620372900
【公开日】2016年11月23日
【申请日】2016年4月28日
【发明人】党学立, 桂彩云, 杨宏斌
【申请人】榆林学院
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1