专利名称：平板控制器中的有效扩展显示器信息数据的制作方法
技术领域：
本发明涉及显示装置。更具体地说，本发明描述了用于使显示装置能够访问能够存储数字和模拟显示器信息的单个存储装置的方法和设备。
背景技术：
关于计算机，基本输入输出系统(BIOS)查询计算机端口来确定是否存在监视器。如果存在监视器，BIOS下载通常包含在监视器内的只读存储器(ROM)中的标准化数据。通常将该标准化数据称为扩展显示器识别数据(EDID)，该数据包含有关监视器的信息，包括诸如监视器的类型、型号和功能性之类的信息。通常，BIOS包含表，该表列出计算机支持的各种监视器的全部。当监视器连接到端口时，BIOS读取从EDID中选定的信息并将EDID与BIOS存储的监视器数据进行比较。标准协议需要BIOS读取监视器的信息，即使监视器被断电。在这种情况下，由计算机通过监视器连接器向监视器提供少量电以便运行并访问EDID存储装置。
如果发现EDID与BIOS存储的监视器数据匹配，则将计算机系统配置为利用该特定类型的监视器及其能力。例如，如果监视器具有音量控制或睡眠按钮，则配置计算机支持该功能性。然而，如果EDID中的信息与BIOS存储的监视器数据不匹配，则计算机认为它正与“传统”监视器通信。传统监视器是指具有基本功能性的监视器(例如相对较旧、过时的监视器)的术语。因此，BIOS将计算机配置为缺省配置以便与传统监视器配合工作。
目前，DDC监视器(显示数据通道)包括存储关于监视器的能力(例如监视器的分辨率和刷新率)的EDID的存储装置、例如EEPROM。EDID格式是VESA(视频电子标准协会)开发的用以促进更大监视器/主计算机兼容性的标准数据格式。目前，在日期为1994年8月12目的Appendix D of Display Data Channel(DDC.TM.)标准，版本1.0，修订本0描述了当前EDID格式。对于利用DDC监视器的个人计算机，系统软件访问存储在监视器内的DDC相关EDID。系统软件也确定安装在系统中的视频控制器的类型。视频控制器用于控制并配置发送到监视器的视频数据。系统软件然后将从DDC监视器获得的刷新率与视频控制器的能力进行比较以确定适当的刷新率，从而在视频控制器上设置，视频控制器又控制监视器。
通常，EDID是即使在监视器断电时主机也可访问的显示器信息。在支持“双接口”(支持模拟和数字连接器两种)的监视器中，通常存在位于平板控制器板上的存储模拟和数字EDID的两个分离的标准EDID ROM装置。通过专用DDC总线访问EDID。在传统双板平板控制器设计中，利用用于模拟EDID ROM的模拟电缆(VGA DDC电缆)和用于数字EDID ROM的数字电缆(DDC_DVI电缆)从主电源向位于平板控制器上的两个EDID ROM装置供电。在平板控制器板上具有两个EDID ROM装置的成本是昂贵的。
因此，随着当前市场的成本压力，需要通过DDC端口支持EDID而无需具有两个分离EDID ROM装置的解决方案。
发明内容
描述了用于支持单个存储器中的模拟和数字EDID的方法和设备。
在一个实施例中，描述了对显示控制器中的单个存储装置的存储空间进行划分的方法，所述显示控制器具有多个数据端口和设置为处理可执行指令和相关数据的处理器，所述数据端口中的每一个能够连接到适当类型的视频源。该方法包括分配存储空间的第一部分用于存储可执行指令和相关数据，分配存储空间的第二部分用于存储扩展显示器信息数据，其中第一和第二部分总是可用于由数据端口和/或处理器访问，而不管显示控制器的电源状态。
经由显示接口耦合到显示装置并经由数据端口耦合到主机装置的显示控制器包括设置为处理可执行指令和相关数据的处理器、用于存储可执行指令和相关数据以及对应于显示装置的EDID的单个存储装置、以及经由数据端口将单个存储装置耦合到主机装置的桥接部分，其中桥接部分总是处于通电状态，因此即使在显示控制器处于断电状态时，也允许主机装置访问单个存储装置，使得在显示控制器处于断电状态时的启动过程中，由主机装置向桥接部分和单个存储装置供电，使得主机装置在需要时能够从单个存储装置访问并检索适当的EDID。
图1表示一种系统，该系统包括依照本发明实施例的创造性的显示控制器的实现。
图2表示依照本发明实施例的桥接电路。
图3表示依照本发明实施例的电缆和其相关通道的图解。
图4表示依照本发明实施例的示范性自动活动检测电路。
图5A表示详述依照本发明实施例的过程的流程图。
图5B表示详述依照本发明实施例的过程的流程图，该过程用于获得在具有处理器和多个数据端口的视频控制器中的扩展显示器识别数据(EDID)，所述处理器用于处理可执行指令和相关数据。
图5C表示详述依照本发明实施例的过程的流程图，该过程用于仲裁扩展显示器信息数据(EDID)的获得。
图5D表示详述依照本发明实施例的过程的流程图，该过程用于使用内部IC(IC2)协议获得EDID。
图5E表示详述依照本发明实施例的电源管理过程的流程图。
图5F表示详述依照本发明实施例的用于显示控制器中的电源开关的过程的流程图。
图6说明可采用创造性的电路的图形系统。
具体实施例方式
将对本发明的特定实施例进行详细参考，在附图中说明本发明的实例。虽然将结合特定实施例描述本发明，但可以理解，不是要将本发明限制在所描述的实施例。相反地，是要涵盖可包括在如所附权利要求定义的本发明的精神和范围内的替代物、修改和等效物。
DDC(显示数据通道)监视器包括诸如EEPROM的存储装置，该存储装置存储关于监视器能力、例如监视器的分辨率和刷新率的EDID。在支持“双接口”(即支持模拟和数字连接器两种)的监视器中，通常存在位于平板控制器板上的分别存储模拟和数字EDID的两个分离的标准EDID ROM装置。除EDID ROM装置之外，监视器也包括监视器控制器，监视器控制器本身包括具有相关程序存储器的处理器，该存储器被配置为可编程的ROM装置、通常被设置为串行外围接口(SPI)闪速串行ROM。SPI闪速ROM需要在平板控制器板上以保存控制板本身基本的固件例程。这些例程会由我们的芯片内微控制器调用以便在某一时间执行必需的命令。应当注意，串行外围接口(SPI)是使工作在全双工方式的多个装置(至少一个称为主装置并且其它的称为从属装置)之间能够串行(即一次一位)交换数据的接口。通过全双工，意味着在同一时间在双向上可传送数据。SPI是系统中最常采用的，用于在中央处理器(CPU)和外围装置之间通信。也可能通过SPI来连接两个微处理器。
知道了这些，本发明利用处理器存储器(例如SPI闪速串行ROM)的任何未使用部分来存储EDID，因此消除了存储EDID的额外存储装置的浪费使用。以这种方式，通过使用处理器已可用的SPI闪速ROM来存储EDID，本发明消除了具有分离ROM的成本，分离ROM在此之前仅专用于存储EDID。以这种方式，使EDID可用于DDC端口(如果需要，模拟和数字两种)，而无需具有两种分离的EDID ROM装置。
将以显示控制器电路的形式描述本发明。应当注意，虽然以适于在任何数量和类型的平板显示监视器中使用的平板显示控制器的形式描述了显示控制器，但是所述创造性的控制器电路适于认为适合的任何类型的显示器。因此，本文描述的平板显示器包括适于与计算机和需要显示器的任何其它装置一起使用的液晶显示器(LCD)类型监视器。
图1表示系统100，该系统包括依照本发明实施例的创造性的显示控制器102的实现。如图所示，显示控制器102包括耦合到存储装置106的处理器104，存储装置106采用SPI-ROM 106的形式，并被设置成在与存储处理器104处理的可执行指令和相关数据的那些存储单元109分离且不同于109的特定存储单元存储与显示器107相关联的EDID。在所描述的实施例中，系统100也包括在外部视频源110(例如计算机或PC主机)和显示控制器102之间提供传输链路的多个数据端口108。一般来说，系统100可包括任意数量和类型的数据端口108，然而，为了本讨论，认为系统100是双接口类型系统，包括显示数据通道(DDC)类型数字端口(称为DDC-DVI端口108a)和DDC模拟数据端口(称为DDC-VGA端口108b)。显示控制器102使用用于模拟显示器的DDC-VGA端口108b和用于数字显示器的DDC-DVI端口108a经由电缆112耦合到视频源110。应当注意，DDC标准是定义监视器与包括在监视器连接到的视频源中的显示适配器之间的通信通道的标准。监视器使用该通道来将它的身份和能力传达给显示适配器。
在所描述的实施例中，划分SPI-ROM 106以包括有效EDID部分114，该部分114又划分为用于存储模拟显示器数据的模拟EDID部分116和用于存储数字显示器数据的数字EDID部分118。在特定实现中，模拟EDID部分116跨越存储单元000-100，而数字EDID部分118跨越存储单元101-1FF，当然也能够以任何认为适合的方式来设置。
将控制器102的一部分划分为所谓的桥接部分120，120担当DDC-VGA端口108b和DDC-DVI端口108a和SPI闪速ROM 106之间的桥。(参照图2下面更详细描述桥接部分120)。应当注意，桥接部分120也包括模拟部分122。在工作期间，桥接部分120通过访问存储适当EDID的ROM 106的部分(用于模拟数据的部分116和用于数字数据的部分118)来作用于来自端口108之一的任何EDID读请求。桥接部分120又将读自SPI闪速ROM 106的数据传回到请求端口。
在所描述的实施例中，控制器102遵照内部IC总线(I2C)协议，该协议描述了在具有称为SDA(串行数据线)和SCL(串行时钟线)的2个有效双向线的集成电路和接地连接之间的通信链路。连接到I2C总线的每一个装置具有其自己唯一的地址，取决于功能性，装置可担当接收器和/或发送器。例如，LCD驱动器仅是接收器，而存储器或I/O芯片既可为接收器又可为发送器。
因此，在I2C突发读期间，桥接部分120将EDID相关数据的每一字节转换为信息的串行位，并将它通过请求DDC端口的2线I2C总线传递。在所谓的关闭模式期间，(在该期间，板上功率调节器124由模拟部分122检测为关闭)，通过电缆112和其相关的通道经由DDC端口的任一个有效端口(即，DDC-DVI端口108a或DDC-VGA端口108b)从外部电源126向控制器102和SPI-ROM 106供电，如图3所示。以这种方式，即使将包括在控制器102中的功率调节器124断电，桥接部分120和ROM 106在启动期间仍接收足够的电力来提供必需的EDID。在电源开关转换期间(即，在板上功率调节器124关闭的关闭模式与板上功率调节器124开启的开启模式之间，反之亦然)，模拟部分122检测何时板上功率调节器124从关闭切换到开启，反之亦然。在关闭模式，经由电缆112通过DDC端口中的一个或另一个向桥接部分120和SPI闪速ROM 106二者供电。在所描述的实施例中，如图3所示，电源126用来通过级联二极管302的两个分支来供电(应当注意到，为简单起见，仅示出了连接器之一)。为避免关闭模式(实质上控制器102通电的唯一部分是桥接部分120)的锁定问题，桥接部分120中的数字逻辑被设置为已知状态。
在电源从关闭到开启的情况下，模拟部分122检测到板上调节器124有效并供电，因此将从电源126供电的DDC端口108的有效的一个切换到现在有效的板上调节器124。以这种方式，桥接部分120总是接收电力，因为检测到板上电源和板外电源之间的任何电源转换，并且采取适当的切换动作，因此避免了任何电源开关假信号。
应当注意，在从关闭到开启的电源转换期间(即，功率调节器124开启时)，允许任何未完成的EDID读周期继续进行到其周期结束。在该讨论的上下文中，未完成的EDID读周期是当请求DDC端口正从ROM 106读取EDID并且“I2C停止”条件还未达到时的情况。在完成EDID读操作所需的时段期间，控制器102先等待未完成EDID读周期的结束，然后切换到开启模式用于任何随后的EDID读请求。在板上功率调节器124开启(开启模式)的时间期间，桥接部分120在处理器104对其它客户装置的服务请求与来自端口108向SPI闪速ROM 106的EDID读请求之间进行仲裁。
设计位于桥接部分120的模拟部分122中的自动活动检测电路128(下面更详细描述)来检测控制器102中的功率调节器124何时通电或断电。在所描述的实施例中，检测是基于当前TCLK活动的确定，其中TCLK是平板控制器内部时钟。例如，在TCLK活动指示板上晶体时钟是有效的情况下，则确定功率调节器124是开启的，反之，低TCLK活动指示确定功率调节器124是关闭的。
因为在关闭模式期间存在有限的功率分配，当板上功率调节器124关闭时，激活基于RC的低频时钟以驱动桥接电路120和SPI闪速ROM时钟。而在开启模式期间，断开低频时钟并激活板上晶体时钟，因为这时由板上功率调节器124向SPI闪速ROM 106和桥接电路120供电。以这种方式，通过无缝切换时钟，在EDID读或平板控制器工作期间很有可能不发生假信号或故障。
在断电模式期间，通过电源126产生并经由电缆112提供有效EDID操作所需的电力。然而在通电模式，电流需求会增加，因为控制器102会以较高时钟频率工作。在这种情形下，电缆112将不能维持所需的电流，因此必须从电缆112切换到板上电源124。然而，必须满足两种条件才能够进行该切换。在任何显示产品中，存在对于参考时钟(TCLK)的需求，该时钟可由内部振荡器、外部振荡器或时钟源产生。该时钟的存在指示芯片处于通电模式。自动活动检测电路128检查该时钟信号TCLK并基于它是否是轮转(toggle)或低来向电容器充电。电容器电压驱动放大器或反相器，并且如果它超出了放大器或反相器的阈值电压，则导致逻辑状态发生改变。例如，在显示产品中，通常存在微控制器接口，并且一旦控制器处于通电模式，则有可能改变寄存器位。如上所述，TCLK信号本身足够进行电源开关。为了使系统更健壮，除了TCLK之外，也检测来自寄存器位的信号，该信号在断电模式为低或“0”。而一旦通电，使用低频模式可将该位编程为高或“1”。该位和TCLK的逻辑组合(act和/act)用于进行电源开关。
因为所描述的控制器102顺应I2C，I2C协议规范规定连接到I2C总线并在总线上发起数据传送的任何电路被视为总线主装置，归类在该时间连接到总线的所有其它电路被认为是总线从属装置。在I2C协议中，当从属装置不能跟上主装置读或写命令时，从属装置通过将I2C时钟(两线I2C中的一个)保持到低(称为时钟拉长)来占据总线(即，停止总线活动)。因此，因为控制器102受控于作为主装置的视频源110(例如PC主机)，当PC主机110想要通过DDC-VGA端口108b或DDC-DVI端口108a读取ROM 106中的EDID时，VESA标准不允许控制器102占据连接到端口108的任一条总线。换句话说，VESA标准假定ROM 106总是可用的并且PC主机110能通过DDC端口108中的一个或另一个来读取ROM 106中的EDID。因此，为了遵照VESA标准并仍保持顺应I2C，仲裁电路130保证EDID读请求以及来自控制器102内部的其它客户装置的需要读ROM 106的请求的执行。在特定实施例中，仲裁机制利用保存读自ROM的EDID数据的FIFO 132。当请求VGA DDC端口读取FIFO 132(逐字节)时，通过请求DDC端口(串行I2C端口)逐位地发送数据的每一字节。当FIFO 132几乎空时，FIFO 132再次能访问ROM 106以便满足任何未决的EDID读请求，同时中断其它请求客户，直到利用适当数据再次装满FIFO 132这一时间。
图2表示依照本发明实施例的桥接电路200。应当注意，桥接电路200是图1示出和描述的桥接电路120的特定实现。桥接电路200包括用于DDC端口108的每一个的DDC端口控制器块202(202a与端口108a相关联并且202b与108b相关联)。当功率调节器124被断电(关闭模式)时，通过任一个DDC端口电缆(VGA/DVI)供电，将电馈送给芯片的桥接部分和SPI闪速ROM 106。在这一时间，DDC端口控制器块202之一(VGA/DVI)负责将EDID读请求发送到SPI状态机(SPI_SM)控制器204。SPI_SM控制器204作用于EDID读请求，以便从SPI闪速ROM 106的适当部分读取请求的数据并将所读取的数据传递回适当的DDC端口控制器202。DDC端口控制器202又将EDID相关数据的每一字节转换为信息的串行位并将它通过有效DDC端口108的I2C总线传递。
如上所述，在I2C协议中，当从属装置不能跟上主装置读或写命令时，从属装置能通过将I2C时钟(两线I2C中的一个)保持到低(时钟拉长)使总线不能做任何其它活动(差不多停止总线活动)。在所描述的实施例中，平板控制器102是从属装置而PC主机是主装置。当PC主机想要通过VGA DDC端口108b或DVI DDC端口108a读取ROM 106中的EDID数据时，VESA标准假定ROM 106总是可用(即，PC主机能通过DDC端口108读取ROM 106中的EDID数据)。因此，VESA标准未规定在数据未就绪时从属装置(控制器102)占据请求DDC端口108。因此，为了保持与VESA标准一致，仲裁部件130提供仲裁服务，该服务使处理器104能够跟上EDID读请求速率以及来自平板控制器102内部的其它电路的需要访问ROM 106的请求。
为了便于仲裁ROM访问请求，FIFO 134(在这种情况下是8字节深)保存读自ROM 106的EDID。请求DDC端口接口部件读取FIFO132中的所请求的EDID(逐字节)并通过请求DDC端口逐位地将数据的每一字节发送到PC主机110。当FIFO 132几乎空时，处理器104被标记，指明可能需要处理器104中断其它请求客户装置，以便利用另外请求的EDID填充FIFO 132。以这种方式，让请求DDC端口在需要时可访问ROM 106而无需借助于时钟拉长，从而保持与VESA标准一致。当再次装满FIFO 132时，处理器104释放标记并允许任何其它请求客户访问ROM 106。
图4表示依照本发明实施例的示范性自动活动检测电路400。设计自动活动检测电路400以检测控制器中的功率调节器何时通电或断电。当功率调节器通电时，TCLK为轮转，否则当将功率调节器断电时，TCLK为0。当TCLK在轮转时，自动活动检测电路400会对电容器C1充电，并且节点N1会充电到导致节点N2为高的高电压。如果从寄存器控制将iCORE_DETECT设置为高，则节点N3会是高，从而导致输出ACT信号为高，指示控制器电源是接通的。也可经由iEDID_EN_PAD使能信号(为连接选项信号)将ACT设置为ONE(“一”)。
或者，当TCLK为0时，不向电容器C1充电，并且高阻抗电阻器R2会拉低节点N1，导致节点N2为低，这使得节点N3为低，从而导致输出ACT信号为低，指示控制器电源是断开的。
图5A表示详述依照本发明实施例的过程500的流程图。过程500开始于在502确定平板控制器(FPC)是否通电。如果确定控制器通电，则在504允许DDC端口状态机访问有效EDID ROM，在506从有效EDID ROM读取所请求的EDID，在508，确定DDC端口状态机是否忙。返回到502，如果在备选者中，确定控制器被断电，则控制直接从502转到508，在508如果确定DDC状态机忙，则控制转回到506，否则在510允许控制器状态机访问ROM。在512，进行确定是否其它端口正请求访问ROM。如果没有其它端口请求访问，则在514控制器服务于所有请求，否则在516控制器服务于所有请求并提供到ROM的任何请求端口访问。
图5B表示详述依照本发明实施例的过程520的流程图，该过程用于获得在具有处理器和多个数据端口的视频控制器中的扩展显示器识别数据(EDID)，所述处理器用于处理可执行指令和相关数据。过程520开始于在522激活板上电源，在524当激活板上电源时，断开设置为向存储装置供电的板外电源。接着在526，从板上电源向用于存储EDID和可执行指令和相关数据的存储装置供电，在528，从板上电源向能够提供高频时钟信号的板上时钟电路供电。在530，从板上时钟电路向存储装置提供高频时钟信号，在532，如果激活板上电源时正在进行存储器读操作，则在534完成存储器读操作。
图5C表示详述依照本发明实施例的过程536的流程图，该过程用于仲裁扩展显示器信息数据(EDID)的获得。过程536开始于在538请求数据端口产生存储器访问请求，在540，仲裁电路允许访问存储装置。在542，将存储装置中的EDID读到数据缓冲区，在544，将所读取的EDID存储在数据缓冲区中，在546请求端口通过请求数据端口读取存储的EDID中的一些。在548，处理器产生处理器存储器访问请求，在550，确定数据缓冲区是否确定为满。如果确定数据缓冲区为满，则在552，允许处理器存储器访问请求，无论如何，在554，请求端口继续从缓冲区读取。在556，确定缓冲区是否几乎空，如果确定几乎空，则在558，允许请求端口访问存储器，否则，请求端口继续从缓冲区读数据。
图5D表示详述依照本发明实施例的过程560的流程图，该过程用于使用内部IC(IC2)协议获得EDID。过程560开始于在562由主机装置产生EDID读请求，在564，经由请求端口将EDID读请求传到存储装置。在566，将请求的EDID从存储装置传送到数据缓冲区，而在568，允许处理器进行存储器访问，在570，以逐字节的方式从缓冲区读取请求的EDID，在572，通过请求数据端口逐位地将数据的每一字节发送到主机装置。以这种方式，让请求数据端口在需要时可访问存储装置而无需时钟拉长，从而保持与VESA标准一致。
图5E表示详述依照本发明实施例的电源开关过程574的流程图，该过程适于保持低功率分配。过程574开始于在576确定板上电源是否有效。如果板上电源无效，则在578通过板外电源经由连接器向显示控制器供电，在580，接通设置成提供低频时钟信号的低频时钟，从而保存电力。
然而，当在576确定板上电源有效时，则在582仅通过板上电源向显示控制器供电，在584断开低频时钟，在586，接通设置成提供高频时钟信号的高频时钟。
图5F表示详述依照本发明实施例的过程588的流程图，该过程用于自动检测显示控制器中的有效电源。过程588开始于在590在输入节点接收参考时钟信号，在591，在耦合到输入节点的第一电阻器产生第一电压。在592，基于第一电压向耦合到第一电阻器的电容器充电或不充电，在593读取电容器输出电压，在594，确定电容器输出电压是否为高，如果确定为高，则在595，确定参考时钟信号是有效的，另一方面，如果电容器输出电压不为高，则在596，确定参考时钟信号不是有效的。
图6说明可采用创造性的电路602的图形系统600。系统600包括中央处理器(CPU)610、随机存取存储器(RAM)620、只读存储器(ROM)625、一个或多个外围设备630、主存储装置640和650、图形控制器660、数字显示单元670。CPU 610也耦合到一个或多个输入/输出装置690，690可包括但不限于以下装置，例如跟踪球、鼠标、键盘、麦克风、触控式显示器、换能器读卡器、磁带或纸带读出器、输入板、输入笔、语音或笔迹识别器或其它众所周知的输入装置、例如当然也包括其它计算机。图形控制器660产生图像数据和相应的参考信号，并将二者提供给数字显示单元670。例如，基于从CPU 610或从外部编码(未示出)接收的像素数据可产生图像数据。在一个实施例中，以RGB格式提供图像数据，参考信号包括本领域中已知的VSYNC和HSYNC信号。然而，应当理解，可利用采用其它格式的图像数据和/或参考信号实现本发明。例如，图像数据可包括视频信号数据以及相应的时间参考信号。
尽管仅描述了本发明的少数实施例，但应当理解本发明可体现在许多其它具体形式中而不偏离本发明的精神和范围。目前的实例要视为说明性的而非限制性的，并且不是将本发明限制在本文给出的细节中，而是在所附权利要求的范围以及它们等效物的全部范围内可修改本发明。
虽然以特定实施例的形式描述了本发明，但是存在落入本发明范围内的变化、置换和等效物。应当注意，存在实现本发明过程和设备的许多备选方法。因此，要将本发明解释为包括落入本发明真正精神和范围内的所有的这些变化、置换和等效物。
权利要求
1.一种对显示控制器中的单个存储装置的存储空间进行划分的方法，所述显示控制器具有多个均能够连接到适当类型视频源的数据端口和设置为处理可执行指令和相关数据的处理器，所述方法包括分配所述存储空间的第一部分用于存储所述可执行指令和相关数据；以及分配所述存储空间的第二部分用于存储扩展显示器信息数据，其中第一和第二部分总是可用于由所述数据端口和/或所述处理器访问，而不管所述显示控制器的电源状态。
2.如权利要求1所述的方法，其特征在于，分配所述存储空间的第二部分包括分配所述存储空间的第二部分的第三部分用于存储模拟扩展显示器信息数据；以及分配所述存储空间的第二部分的第四部分用于存储数字扩展显示器信息数据。
3.如权利要求2所述的方法，其特征在于，所述数据端口中的一些是模拟数据端口并且所述数据端口中的一些是数字数据端口。
4.如权利要求3所述的方法，其特征在于，所述模拟数据端口选择性地检索模拟扩展显示器信息数据。
5.如权利要求3所述的方法，其特征在于，所述数字数据端口选择性地检索数字扩展显示器信息数据。
6.如权利要求1所述的方法，其特征在于，还包括在断电模式由主机装置经由所述数据端口中选定的一些向所述存储装置供电；以及仅在通电模式由板上电源向所述存储装置供电。
7.如权利要求1所述的方法，其特征在于，所述数据端口均经由I2C顺应的数据总线连接到所述存储装置。
8.如权利要求7所述的方法，其特征在于，还包括由请求端口和处理器存储器访问请求来仲裁从所述存储装置检索适当的EDID，以便保持I2C顺应性。
9.如权利要求8所述的方法，其特征在于，所述数字端口是DVI端口并且所述模拟端口是VGA端口。
10.如权利要求9所述的方法，其特征在于，还包括确定所述显示器是数字显示器还是模拟显示器；基于所述显示器是模拟的还是数字的来激活适当的端口；以及基于所述显示器是模拟的还是数字的来访问所述单个存储装置的适当部分。
11.一种经由显示接口耦合到显示装置并经由多个数据端口耦合到主机装置的显示控制器，包括设置为处理可执行指令和相关数据的处理器；以及用于存储所述可执行指令和相关数据以及对应于所述显示装置的EDID的单个存储装置，所述单个存储装置总是可用于由所述数据端口和/或所述处理器访问，而不管所述显示控制器的电源状态。
12.如权利要求11所述的显示控制器，其特征在于，还包括耦合所述数据端口和所述单个存储装置的桥接部分，其中所述桥接部分和所述单个存储装置都由主机装置供电，使得在断电模式下，所述主机装置在需要时可从所述单个存储装置访问和检索适当的EDID。
13.如权利要求11所述的显示控制器，其特征在于，所述单个存储装置是非易失性随机存取存储装置。
14.如权利要求11所述的显示控制器，其特征在于，所述显示控制器是适当地设置为控制模拟类型显示器和/或数字类型显示器的双端口控制器。
15.如权利要求11所述的显示控制器，其特征在于，分配用于存储所述EDID的所述单个存储装置的部分被进一步划分为模拟EDID部分和数字EDID部分。
16.如权利要求15所述的显示控制器，其特征在于，还包括显示器类型确定器，设置为确定所述显示器是模拟还是数字显示器；以及耦合到所述显示器类型确定器的端口激活器，设置为基于所述显示器类型的确定结果来激活所述端口中适当的一个。
全文摘要
经由显示接口耦合到显示装置并经由数据端口耦合到主机装置的显示控制器包括设置为处理可执行指令和相关数据的处理器、用于存储可执行指令和相关数据以及对应于显示装置的EDID的单个存储装置、经由数据端口将单个存储装置耦合到主机装置的桥接部分，其中桥接部分总是处于通电状态，因此即使显示控制器处于断电状态时，例如在显示控制器处于断电状态时的启动过程中，也允许主机装置访问单个存储装置。
文档编号G09G5/00GK1773447SQ20051011610
公开日2006年5月17日 申请日期2005年10月17日 优先权日2004年10月18日
发明者A·诺尔巴克什, D·基恩, J·拉坦兹, R·奇卢库里 申请人:创世纪微芯片公司