专利名称：嵌入式微机原理与应用综合实验箱的制作方法
技术领域：
本实用新型涉及一种开展微机原理与应用实验教学的实验平台，尤其是一种通用的稳定的可扩展的嵌入式微机原理与应用综合实验箱。
背景技术：
《微机原理与应用》是高等院校针对电子工程、通信工程、计算机、自动控制等专业而开设的一门重要的专业基础课程，它需要相应的实验平台来配合理论教学。目前国内的高等院校一般采用如下两种模式来开展实验教学一种模式是在通用的PC(目前英特尔Intel的微处理器向下兼容8086/8088微处理器)上安装MASM、LINK和DEBUG等编译、调试软件，通过连接线将通用PC的ISA接口连接到实验平台上，在DOS操作系统下，进行相应的软硬件的实验操作；另一种模式是采用Intel的8051单片机来代替Intel的8086/8088微处理器，以8051单片机为核心设计相应的外围实验电路，利用通用的PC，通过8051仿真器或8051单片机来完成软硬件实验。
以第一种模式开展微机原理与应用实验时，为了将PC的处理器与实验平台相连接，通常需要一组1～2米长的连接线，连接线的过长对实验操作带来了额外的噪声信号干扰，从而降低了实验平台的可靠性。另外，由于PC的处理器直接与外设相连，如果实验操作不当，将会使得PC出现死机的状况，从而也影响了实验平台的稳定性。以第二种模式来开展微机原理与应用实验，从某种程度上来说，克服了第一种模式所存在的问题，但是由于Intel的8051单片机和8086/8088微处理器在总线结构、功能、接口上存在一定的差异，因此使得某些有关微机原理与应用的理论知识无法在该模式的实验平台上得到实践。
发明内容
本实用新型所要解决的问题是提供一种性能优异的嵌入式微机原理与应用综合实验箱，其能够满足理论教学要求，使得有关微机原理与应用的理论知识能够得到实践。
本实用新型所采用的技术方案是设有微处理器和实验箱主板，微处理器采用PC104核心控制模块，其总线及外设接口与实验箱主板的连接是通过上层PC104核心控制模块的针和下层实验箱主板的孔互相咬和相连；实验箱主板设有PC104模块连接区，其与PC104核心控制模块进行堆栈式连接而构成实验平台，设有外设接口区、电源区和开放实验区，还设有ISA总线及地址译码区、第一工具区、第二工具区、第三工具区，其与开放实验区内所有插座、芯片或模块的输入、输出管脚均以插孔的形式引出，第一工具区为完成数字逻辑功能实验、地址译码实验、基本IO接口实验，第二工具区为产生或显示基本0/1逻辑的输入或输出信号，第三工具区为产生模拟信号以及进行其它有关音频方面的实验，开放实验区为进行PC104模块对某些中大规模集成电路的控制实验。
本实用新型构建了一个功能强大的嵌入式微机原理与应用的综合实验箱，其具有稳定可靠，资源丰富，结构灵活且易于扩展，以及操作方便等优点，完全满足微机原理与应用实验教学的需要。
图1是本实用新型实验箱主板的电路结构图。
图2是图1的开放实验区的电路结构图。
图3是图1的工具区3的电路结构图。
图4是本实用新型的一个完成有关中断控制接口的软硬件实验的电路原理图。
具体实施方式
。
下面结合实施例及附图对本实用新型作进一步说明。
本实用新型提供的嵌入式微机原理与应用综合实验箱，设有微处理器和实验箱主板，其中微处理器采用PC104核心控制模块，其总线及外设接口与实验箱主板的连接是通过上层PC104核心控制模块的针和下层实验箱主板的孔互相咬和相连。实验箱主板的结构如图1、图2和图3所示设有PC104模块连接区，其与PC104核心控制模块进行堆栈式连接而构成实验平台；设有外设接口区、电源区和开放实验区，开放实验区可灵活方便的实现PC104模块对某些中大规模集成电路(例如8253定时实验)的控制实验；还设有ISA总线及地址译码区、第一工具区、第二工具区、第三工具区，其与开放实验区内所有插座、芯片或模块的输入、输出管脚均以插孔的形式引出，第一工具区为完成数字逻辑功能实验、地址译码实验、基本IO接口实验，第二工具区为产生或显示基本0/1逻辑的输入或输出信号，第三工具区为产生丰富的模拟信号以及进行其它有关音频方面的实验。
PC104是一种专门为嵌入式控制而定义的工业控制总线，其信号定义和PC/AT基本一致。在本实用新型中，选用S104/386-710型号的PC104核心控制模块，其可以构建一个功能强大的嵌入式的实验平台，能够胜任微机原理与应用方面的软硬件实验教学。PC104核心控制模块的微处理器为386系列的CPU，工作频率是33MHz，内置384KB容量的Flash和4MB容量的DRAM(其中1MB的存储空间作为虚拟盘使用)，并具有一个显示VGA/LCD接口、一个键盘KB接口，一个硬盘IDE接口，一个软驱FD接口，一个打印机LP接口，三个串行SIO接口以及8位的通用IO接口。本PC104核心控制模块还配套有一个8MB容量的电子盘，盘内预装DOS6.22操作系统以及MASM5.0、LINK、DEBUG、EDIT等编译、调试软件。PC104核心控制模块的总线信号经过上拉驱动电阻、74LS245隔离驱动电路和Lattice2032地址译码电路后，连接到ISA总线及地址译码区以供用户使用，提高了实验中总线信号的驱动能力；共阴级LED数码管的位选通控制信号经过74LS07驱动后和数码管的位输入端相连，确保了LED数码管的显示亮度；LED数码管的段输入端和逻辑电平双色显示器的输入端引入限流电阻，避免了由于输入信号电流过大而烧毁显示器件的可能；逻辑开关和单脉冲发生器的输出信号通过D触发器74LS74进行了硬件消抖处理，避免了由于PC104的工作速度远远高于开关机械运动速度而将抖动过程误识别为多次输入的可能。该设计方案确保了本实用新型的稳定性和可靠性。
ISA总线及地址译码区由4片用于总线隔离驱动的数字逻辑芯片74LS245和1片用于总线译码的复杂可编程逻辑器件Lattice2032(内建地址译码电路)组成，该区域提供了PC104模块的ISA总线以及八组8位地址，其范围为0300H～033FH。
本实验箱主板的工具区和外设接口区的设计方案，使得本实用新型具有丰富的实验资源，能够开展各种有关微机原理与应用方面的软硬件实验。具体结构如下第一工具区设有74系列芯片，例如可采用74LS00、74LS04、74LS08、74LS32、74LS138、74LS245和74LS273芯片，它们可用于完成数字逻辑功能实验、地址译码实验和基本IO接口实验等。它们的管脚均以插孔的形式引出，用户可根据需要利用插线进行连接。
第二工具区设有3X8位的非编码键盘、8X1位的逻辑开关、两个双极性的单脉冲发生器、8X2位的逻辑电平双色显示器和九个共阴级的LED数码管。其连接关系是3X8位的非编码键盘的输出端口、8X1位的逻辑开关的输出端口、两个双极性的单脉冲发生器的输出端口、8X2位的逻辑电平双色显示器的输入端口和九个共阴级的LED数码管输入端口均以插孔的形式引出，用户可根据需要利用插线进行连接。
第三工具区设有函数信号发生器模块(正弦波、方波、三角波，频率20Hz～20KHz)、时钟频率源模块(1MHz，2MHz)、直线型电位器模块、逻辑笔指示模块和话筒前置放大扬声模块。其连接关系是函数信号发生器模块的输出端口、时钟频率源模块的输出端口、直线型电位器模块输出端口、逻辑笔指示模块的输入端口和话筒前置放大扬声模块的输入端口均以插孔的形式引出，用户可根据需要利用插线进行连接。直线型电位器模块有两个，其阻值分别为1K和10K。
外设接口区提供了一个显示VGA/LCD接口、一个键盘KB接口、一个硬盘IDE接口、一个软驱FD接口、一个打印机LP接口和三个串行SIO接口，它们均通过实验箱主板的PC104模块连接区与PC104核心控制模块的外设端口直接相连。
开放实验区可由两个40PIN的零插拔力(ZIF)插座，三个20PIN的ZIF插座和一个用于连接分离元器件的面包板组成。两个40PIN的ZIF插座和三个20PIN的ZIF插座的所有对应管脚均以插孔的形式引出，用户可根据需要利用插线进行连接。
电源区可由开关线性电源、PC104电源开关和实验区电源开关组成。
下面结合图4介绍本实用新型的基本操作。
如图4所示PC104核心控制模块通过芯片82C55对芯片82C59A进行控制，完成有关中断控制接口的软硬件实验。
由于ISA总线没有提供CPU的中断请求信号和中断响应信号，中断控制接口芯片82C59A无法完整的接入系统。如果仅仅把82C59A的数据线、地址线和写控制线接入系统，由于缺少中断请求和中断响应信号，整个中断过程无法真实演示而只能模拟。在模拟中断响应过程时，82C59A会把中断向量送上数据总线，由于并非是真正的中断响应，这个中断向量必然会干扰当时总线上正常的信号，导致系统出错。由于这个原因，在连接82C59A的时候，必须通过82C55接口和系统总线相连，在实验过程中，82C59A并非真正向CPU申请中断，中断响应也并非由CPU产生，整个中断过程均为模拟。
82C59A和82C55分别放置到两个40PIN的ZIF插座(图2)，通过插孔连线将82C55的数据线DB0-DB7、地址线AD0-AD1，控制线RD、WD分别和ISA总线相连；82C55的引脚CS0与地址译码输出端Y0 308H-30BH连接；82C59A引脚D0-D7和82C55引脚PA0-PA7顺序连接；82C59A的引脚AD0、RD、WD分别和ISA总线相连；82C59A的引脚CS1与地址译码输出端Y1 300H-301H连接；82C59A引脚IR7和INTA分别和两个单脉冲发生器相连；82C59A引脚INT与逻辑笔指示模块(图3)相连。实验在DEBUG环境下进行，直接利用DEBUG命令I和O进行调试，并观察逻辑笔指示模块的现象。
权利要求1.一种嵌入式微机原理与应用综合实验箱，设有微处理器和实验箱主板，其特征在于微处理器采用PC104核心控制模块，其总线及外设接口与实验箱主板的连接是通过上层PC104核心控制模块的针和下层实验箱主板的孔互相咬和相连；实验箱主板设有PC104模块连接区，其与PC104核心控制模块进行堆栈式连接而构成实验平台，设有外设接口区、电源区和开放实验区，还设有ISA总线及地址译码区、第一工具区、第二工具区、第三工具区，其与开放实验区内所有插座、芯片或模块的输入、输出管脚均以插孔的形式引出，第一工具区为完成数字逻辑功能实验、地址译码实验、基本IO接口实验，第二工具区为产生或显示基本0/1逻辑的输入或输出信号，第三工具区为产生模拟信号以及进行其它有关音频方面的实验，开放实验区为进行PC104模块对某些中大规模集成电路的控制实验。
2.根据权利要求1所述的嵌入式微机原理与应用综合实验箱，其特征在于ISA总线及地址译码区设有PC104模块的ISA总线以及八组8位地址，其范围为0300H～033FH。
3.根据权利要求1所述的嵌入式微机原理与应用综合实验箱，其特征在于第一工具区设有74系列芯片。
4.根据权利要求3所述的嵌入式微机原理与应用综合实验箱，其特征在于74系列芯片采用74LS00、74LS04、74LS08、74LS32、74LS138、74LS245和74LS273芯片，其管脚均以插孔的形式引出，使用时利用插线进行连接。
5.根据权利要求1所述的嵌入式微机原理与应用综合实验箱，其特征在于第二工具区设有3X8位的非编码键盘、8X1位的逻辑开关、两个双极性的单脉冲发生器、8X2位的逻辑电平双色显示器和九个共阴级的LED数码管；其连接关系是3X8位的非编码键盘的输出端口、8X1位的逻辑开关的输出端口、两个双极性的单脉冲发生器的输出端口、8X2位的逻辑电平双色显示器的输入端口和九个共阴级的LED数码管输入端口均以插孔的形式引出，使用时利用插线进行连接。
6.根据权利要求1所述的嵌入式微机原理与应用综合实验箱，其特征在于第三工具区设有函数信号发生器模块、时钟频率源模块、直线型电位器模块、逻辑笔指示模块和话筒前置放大扬声模块；其连接关系是函数信号发生器模块的输出端口、时钟频率源模块的输出端口、直线型电位器模块输出端口、逻辑笔指示模块的输入端口和话筒前置放大扬声模块的输入端口均以插孔的形式引出，使用时利用插线进行连接。
7.根据权利要求6所述的嵌入式微机原理与应用综合实验箱，其特征在于函数信号发生器模块产生正弦波、方波或三角波，其频率为20Hz～20KHz；时钟频率源模块的频率为1MHz、2MHz；直线型电位器模块的阻值分别为1K和10K。
8.根据权利要求1所述的嵌入式微机原理与应用综合实验箱，其特征在于开放实验区由两个40PIN的零插拔力插座，三个20PIN的零插拔力插座和一个用于连接分离元器件的面包板组成；其连接关系是两个40PIN的零插拔力插座和三个20PIN的零插拔力插座的所有对应管脚均以插孔的形式引出，使用时利用插线进行连接。
9.根据权利要求1所述的嵌入式微机原理与应用综合实验箱，其特征在于外设接口区设有一个显示VGA/LCD接口、一个键盘KB接口、一个硬盘IDE接口、一个软驱FD接口、一个打印机LP接口和三个串行SIO接口，它们均通过实验箱主板的PC104模块连接区与PC104核心控制模块的外设端口直接相连。
专利摘要本实用新型是一种嵌入式微机原理与应用综合实验箱，其设有微处理器和实验箱主板；微处理器采用PC104核心控制模块，其总线和外设接口与实验箱主板的连接是通过上层PC104核心控制模块的针和下层实验箱主板的孔互相咬和相连；实验箱主板设有PC104模块连接区，其与PC104核心控制模块进行堆栈式连接而构成实验平台，设有外设接口区、电源区和开放实验区，还设有ISA总线及地址译码区、第一工具区、第二工具区、第三工具区，其与开放实验区内所有插座、芯片或模块的输入、输出管脚均以插孔的形式引出。本实用新型具有稳定可靠，资源丰富，结构灵活且易于扩展，以及操作方便等优点，完全满足微机原理与应用实验教学的需要。
文档编号G09B25/00GK2901481SQ200620096810
公开日2007年5月16日 申请日期2006年5月23日 优先权日2006年5月23日
发明者刘克刚, 陈曦 申请人:武汉大学