专利名称：嵌入式电子设计自动化多功能创新性实验平台的制作方法
技术领域：
本实用新型涉及一种应用于电子设计自动化(EDA)课程实验教学的实验箱，尤其是高速的高性能的可扩展的EDA多功能实验平台。
背景技术：
EDA是集成电路设计的一个重要特征。高等院校针对微电子、电子工程、通信工程、计算机等专业的学生由浅入深开设了数字集成电路、大规模可编程器件、硬件描述语言、现代DSP技术(DSPBuilder)、嵌入式Nios处理器(SOPC)原理与应用等EDA相关课程，为了提高EDA课程教学效果，急需一套能够适用于不同教学阶段且能够开展创新性实验的实验平台来配合理论教学。目前，市面上存在各种不同型号的以大规模可编程器件为核心的EDA实验装置，以大规模可编程器件采用亚尔特拉(Altera)公司的现场可编程门阵列(FPGA)的EDA实验装置为例，绝大多数的实验装置由于采用的FPGA器件型号较老，从而无法开展DSPBuilder、SOPC等EDA高级应用实验；另外少部分的实验装置虽然可以开展上述实验，但由于这些实验占用了实验装置特别是FPGA的绝大部分输入输出(IO)端口资源，从而影响了整个实验装置的可扩展性，因此往往只能进行一些简单的重复性的实验，无法开展创新性的设计实验。
发明内容
本实用新型所要解决的问题是为了克服现有EDA实验平台的不足，提供一种嵌入式EDA多功能创新性实验平台，其能够开展创新性的设计实验，完全满足EDA实验教学的需要。
本实用新型所采用的技术方案是设有现场可编程门阵列(FPGA)核心板、实验箱主板和功能扩展板。其中现场可编程门阵列核心板采用的核心芯片为亚尔特拉公司的FPGA EP2C35F672；实验箱主板包括核心板区、开放实验区、数码显示区、液晶显示区、键盘区、时钟频率源区、模拟信源区、扬声器模块区、电源模块区、外设接口区、程序下载接口；还设有三个功能扩展板，分别是高速模拟信号采集与回放功能扩展板、高速大容量数字信号存储与回放功能扩展板和ARM最小系统功能扩展板；FPGA核心板、功能扩展板和实验箱主板分别以堆栈的方式进行连接，构成实验平台。
本实用新型与现有技术相比，具有以下主要的有益效果其一.FPGA核心板的核心器件为Altera公司CycloneII系列的FPGA EP2C35F672，与市面上其它的EDA实验装置中的FPGA(型号多为Cyclone系列，ACEX系列)相比，EP2C35F672工作频率更高、可编程逻辑资源更加丰富，并支持DSPBuilder、SOPC等高级EDA应用技术，因此以EP2C35F672为核心设计的实验平台不仅能够开展基本的EDA实验，而且还能够开展现代DSP，嵌入式Nios处理器等EDA高级应用实验，同时由于EP2C35F672具有丰富的IO端口(475个)，除了65个IO端口用于与核心板上存储器的连接，4个IO端口用于与核心板上串口模块的连接，100个IO端口用于与实验箱主板其它实验资源的连接外，还能够将剩余部分中的200个IO端口引至功能扩展板，因此更有利于较复杂的所需IO资源较多的创新性设计型实验的开展。
其二.FPGA核心板、功能扩展板和实验箱主板分别以堆栈的方式进行连接，具有极好的抗震性。
其三.FPGA核心板用于连接LED数码管的段数据和位数据的IO端口，经过74HC245隔离驱动后与LED数码管的段数据和位数据相连，确保了LED数码管的显示可靠性；编码键盘的按键采用了高可靠性的进口欧姆龙按键，既保证了重复使用的次数，也减少了每次使用中因按键机械振动而产生抖动的可能。上述设计方案确保了本实用新型的稳定性和可靠性。
其四.实验箱主板提供了模拟信源、时钟频率源、LED数码显示、LCD液晶显示，编码键盘、扬声器模块以及各种常用的外设接口，因此本实验平台具备丰富的实验资源，为实验的顺利开展提供了保证。
其五.给出了三种功能扩展板，其通过开放实验区与实验箱主板、FPGA核心板连接，用户还可根据需要按照接口标准自行设计扩展板。以上述方式进行连接的实验装置，操作简单方便、结构灵活、易于扩展，从而能够满足EDA不同阶段教学实验甚至大规模可编程器件应用方面科研的要求。
总之，利用本实验平台可以开展数字电路实验、基本EDA应用实验，DSPBuilder实验、SOPC实验等EDA相关课程实验，完全满足现阶段EDA实验教学的要求。同时由于具有良好的可扩展性，因此只需更换功能扩展板或/和FPGA核心板，也可满足未来EDA实验教学的要求。
图1是本实用新型实验箱主板的电路结构图。
图2是本实用新型FPGA核心板的电路结构图。
图3是本实用新型功能扩展板中高速模拟信号采集与回放板的电路结构图。
图4是本实用新型的一个实施例的电路连接图。
图5是本实用新型的程序下载接口的电路原理图。
图6是本实用新型的EPCS16下载接口的电路原理图。
图7是本实用新型的FPGA下载接口的电路原理图。
图8是图3的电路原理图。
具体实施方式
。
下面结合实施例及附图对本实用新型作进一步说明。
本实用新型的结构如图1、图2和图3所示设有现场可编程门阵列(FPGA)核心板、实验箱主板和功能扩展板，FPGA与实验箱主板的核心板区域、功能扩展板与实验箱主板的开放实验区域通过上层FPGA核心板或功能扩展板的针与下层主板的孔互相咬和相连(即堆栈式连接)。其中FPGA核心板的核心芯片为亚尔特拉公司的FPGAEP2C35F672；实验箱主板包括核心板区、开放实验区、数码显示区、液晶显示区、键盘区、时钟频率源区、模拟信源区、扬声器模块区、电源模块区、外设接口区，程序下载接口；还设有三个功能扩展板，分别是高速模拟信号采集与回放功能扩展板、高速大容量数字信号存储与回放功能扩展板和ARM最小系统功能扩展板；FPGA核心板、功能扩展板和实验箱主板分别以堆栈的方式进行连接，构成实验平台。
实验箱主板的电路如图1所示核心板区、开放实验区分别用于和FPGA核心板、功能扩展板进行堆栈式连接，通过核心板区的4个80PIN的双排插座，将实验箱的电源引入到FPGA核心板，并将该核心板的输入输出端口即IO端口引入到实验箱主板，其中100个IO端口与实验主板的其它输入输出模块相连接，以确保基本EDA实验的完成，剩下200个IO端口通过开放实验区与功能扩展板相连，用于创新性的设计实验。
实验箱主板的数码显示区由两个四位一体的LED数码管、两个分别用于段数据和位数据驱动的74HC245芯片构成，其连接关系两片74HC245芯片的传输方向管脚分别接地，其设置为单向传输方式，74HC245芯片的输入端与EP2C35F672的IO端口相连，输出端分别与LED数码管的段数据和位数据相连。
实验箱主板的液晶显示区、键盘区分别由一个128X64的LCD图形点阵显示器和一个由8个按键组成的编码键盘构成，其连接关系128X64的LCD图形点阵显示器的8个数据端口、5个控制端口和1个复位端口与EP2C35F672的IO管脚直接相连；编码键盘中8个按键的输出端口与EP2C35F672的IO管脚直接相连。
实验箱主板的时钟频率源区由一个50MHz的有源晶振、一个12MHz的有源晶振和3片用于时钟分频的芯片74HC4040构成，并提供一组从4Hz～50MHz的时钟频率；模拟信源区包括一个ICL8038信号发生器芯片和两个直线型电位器模块，其能够产生频率为0.1Hz～200KHz、幅度为0～5V可调的正弦波、三角波和方波。其连接关系50MHz的有源晶振的输出端与第一片74HC4040的输入端相连，第一片74HC4040的最高位输出端与第二片74HC4040的输入端相连；12MHz的有源晶振的输出端与第三片74HC4040的输入端相连。
实验箱主板的扬声器模块区由一个高品质的扬声器和相应的音频放大电路构成；电源区由开关线性电源(输出+12V，+5V，-12V)、核心板区电源开关、开放实验区电源开关、其它实验区电源开关组成。其连接关系开关线性电源提供+12V，+5V，-12V的电压输出，核心板区电源开关、开放实验区电源开关、其它实验区电源开关分别用于控制开关线性电源+5V电压输出端与FPGA核心板、功能扩展板、实验箱主板其它实验资源的连接或断开；开关线性电源的+12V、-12V的电压输出端，直接与实验箱主板中+12V、-12V的电源输入端相连接。
实验箱主板的外设接口区可由一个视频图形阵列(VGA)显示接口，一个通用串行总线(USB)接口、一个以太网接口和一个LP并口组成，其中LP并口用于完成PC机对FPGA EP2C35F672及配置芯片EPCS16的程序下载。其连接关系VGA显示接口、USB串行接口、以太网接口，直接与EP2C35F672的IO管脚相连；LP并口的数据经过两片74HC244驱动后与程序下载接口相连接，如图5、图6和图7所示根据实验要求需要对EPCS16进行程序下载时，用10芯排线连接程序下载接口(JP1)和EPCS16下载接口(JP2)，EPCS16下载接口和EPCS16芯片的下载管脚相连；当对FPGA EP2C35F672进行程序下载时，用10芯排线连接程序下载接口和FPGA下载接口(JP3)，FPGA下载接口和EP2C35F672芯片的下载管脚相连。
本实用新型FPGA核心板用于连接LED数码管的段数据和位数据的IO端口，经过74HC245隔离驱动后与LED数码管的段数据和位数据相连，确保了LED数码管的显示可靠性；编码键盘的按键采用了高可靠性的进口欧姆龙按键，既保证了重复使用的次数，也减少了每次使用中因按键机械振动而产生抖动的可能。上述设计方案确保了本实用新型的稳定性和可靠性。
本实用新型采用的FPGA核心板，其电路如图2所示FPGA核心板的核心芯片为Altera公司的CycloneII系列FPGA EP2C35F672，与市面上其他的EDA实验装置中的FPGA(型号多为Cyclone系列，ACEX系列)相比，EP2C35F672工作频率更高、可编程逻辑资源更加丰富，并支持DSPBuilder、SOPC等高级EDA应用技术，因此以EP2C35F672为核心设计的实验箱不仅能够开展基本的EDA实验，而且还能够开展现代DSP，嵌入式Nios处理器等EDA高级应用实验，同时由于EP2C35F672具有丰富的IO端口(475个)，除了65个IO端口用于与核心板上存储器的连接，4个IO端口用于与核心板上串口模块的连接，100个IO端口用于与实验箱主板其他实验资源的连接外，还能够将剩余部分中的200个IO端口引至功能扩展板，因此更有利于较复杂的所需IO资源较多的创新性设计型实验的开展。Flash器件为AM29LV065DU，SRAM器件为CY7C1041，配置芯片为EPCS16，串口0、1分别用于Nios系统调试和其它功能扩展，电源管理模块将实验箱主板+5V电源转换为+3.3V，+2.5V，+1.2V，以用于FPGA的Bank和Core电压供电；通过4个80PIN的双排插针，将实验箱主板+5V电源引入到核心板，同时将核心板FPGA的300个IO端口引入到主板。
本实用新型中给出了三种功能扩展板，其通过开放实验区与实验箱主板、FPGA核心板连接，用户还可根据需要按照接口标准自行设计扩展板。以上述方式进行连接的实验装置，操作简单方便、结构灵活、易于扩展，从而能够满足EDA不同阶段教学实验甚至大规模可编程器件应用方面科研的要求。
如图3所示高速模拟信号采集与回放功能扩展板由高速模数转换芯片TLC5510A(采样速率为20MHz，采样位数为8bit)和高速数模转换芯片MX7541(转换位数12bit，建立时间＜1us)构成，其和FPGA核心板分别与实验箱主板的开放实验区、核心板区进行堆栈式连接。当然用户也可以根据自己需要按照接口标准自行设计扩展板以开展创新性设计实验。每个功能扩展板都将通过4个60PIN的双排插针与实验箱主板的开放实验区相连，将实验箱主板+12V，+5V，-12V电源引入到功能扩展板上，同时也将与200个FPGA IO端口连接。
图8是图3对应的电路原理图，IC1、IC2、IC3、IC4是741系列的运算放大器；IC5是模数转换芯片TLC5510A，IC6是数模转换芯片MX7541；JP4、JP5、JP6、JP7是60PIN的双排插针，由于在本功能扩展板中只需要使用21个FPGA的IO端口，因此TLC5510A和MX7541的数据端口与JP7相连，JP4、JP5、JP6空置；JP8是模拟信号输入端，JP9是数字信号输出端。
下面以图4所示的实施例为例，介绍以本实用新型为实验平台，开展创新性设计实验的基本操作。在本实验中，设计并完成了一个以Nios微处理器为核心控制器的高精度数据采集和回放的实验。
如图4所示在本实验中，通过QuartusII软件来完成嵌入式Nios处理器以及其他数字逻辑功能电路的设计，用10芯排线连接程序下载接口和FPGA下载接口，并通过外设接口区的并口将硬件配置程序下载到FPGA芯片EP2C35F672中，然后由模拟信源区产生50KHz的正弦波和200KHz三角波的叠加信号，并通过模拟信号输入端输入到高速模数转换器TLC5510A，在嵌入式Nios处理器的控制下完成数据采样，低通滤波(滤出高频的三角波)等处理，然后将处理后的数据(50KHz的三角波)输入到高速数模转换器MX7541，并在数字信号输出端输出(可用示波器观察)，同时通过外设接口区的USB接口将数据传送到PC机，并在PC机上显示。
权利要求1.一种嵌入式电子设计自动化多功能创新性实验平台，设有现场可编程门阵列核心板和实验箱主板，其特征在于现场可编程门阵列核心板的核心芯片为亚尔特拉公司的FPGA EP2C35F672；实验箱主板包括核心板区、开放实验区、数码显示区、液晶显示区、键盘区、时钟频率源区、模拟信源区、扬声器模块区、电源模块区、外设接口区、程序下载接口；还设有三个功能扩展板，分别是高速模拟信号采集与回放功能扩展板、高速大容量数字信号存储与回放功能扩展板和ARM最小系统功能扩展板；FPGA核心板、功能扩展板和实验箱主板分别以堆栈的方式进行连接，构成实验平台。
2.根据权利要求1所述的嵌入式电子设计自动化多功能创新性实验平台，其特征在于所述的实验箱主板，其核心板区、开放实验区分别用于和FPGA核心板、功能扩展板进行堆栈式连接，通过核心板区的4个80PIN的双排插座，将实验箱的电源引入到FPGA核心板，并将该核心板的输入输出端口即IO端口引入到实验箱主板，其中100个IO端口与实验主板的其它输入输出模块相连接，剩下200个IO端口通过开放实验区与功能扩展板相连。
3.根据权利要求1所述的嵌入式电子设计自动化多功能创新性实验平台，其特征在于所述的实验箱主板，其数码显示区由两个四位一体的LED数码管、两个分别用于段数据和位数据驱动的74HC245芯片构成，其连接关系是两片74HC245芯片的传输方向管脚分别接地，其设置为单向传输方式，74HC245芯片的输入端与EP2C35F672芯片的IO端口相连，输出端分别与LED数码管的段数据和位数据相连。
4.根据权利要求1所述的嵌入式电子设计自动化多功能创新性实验平台，其特征在于所述的实验箱主板，其液晶显示区、键盘区分别由一个128X64的LCD图形点阵显示器和一个由8个按键组成的编码键盘构成，其连接关系是128X64的LCD图形点阵显示器的8个数据端口、5个控制端口和1个复位端口与EP2C35F672芯片的IO管脚直接相连；编码键盘中8个按键的输出端口与EP2C35F672的IO管脚直接相连。
5.根据权利要求1所述的嵌入式电子设计自动化多功能创新性实验平台，其特征在于所述的实验箱主板，其时钟频率源区由一个50MHz的有源晶振、一个12MHz的有源晶振和3片用于时钟分频的芯片74HC4040构成，并提供一组4Hz～50MHz的时钟频率；模拟信源区包括一个ICL8038信号发生器芯片和两个直线型电位器模块，其产生频率为0.1Hz～200KHz、幅度为0～5V可调的正弦波、三角波和方波，其连接关系是50MHz的有源晶振的输出端与第一片74HC4040的输入端相连，第一片74HC4040的输出端最高位与第二片74HC4040的输入端相连；12MHz的有源晶振的输出端与第三片74HC4040的输入端相连。
6.根据权利要求1所述的嵌入式电子设计自动化多功能创新性实验平台，其特征在于所述的实验箱主板，其电源区由开关线性电源、核心板区电源开关、开放实验区电源开关、其它实验区电源开关组成，其连接关系是开关线性电源提供+12V，+5V，-12V的电压输出，核心板区电源开关、开放实验区电源开关、其它实验区电源开关分别用于控制开关线性电源+5V电压输出端与FPGA核心板、功能扩展板、实验箱主板其它实验资源的连接或断开；开关线性电源的+12V、-12V的电压输出端，直接与实验箱主板中+12V、-12V的电源输入端相连接。
7.根据权利要求1所述的嵌入式电子设计自动化多功能创新性实验平台，其特征在于所述的实验箱主板，其外设接口区由一个视频图形阵列接口即VGA显示接口、一个通用串行总线接口即USB串行接口、一个以太网接口和一个并口组成，其连接关系是VGA显示接口、USB串行接口和以太网接口，直接与芯片EP2C35F672的IO管脚相连；并口数据经过两片74HC244驱动后与程序下载接口相连接。
8.根据权利要求1所述的嵌入式电子设计自动化多功能创新性实验平台，其特征在于所述的FPGA核心板，其Flash器件为AM29LV065DU，SRAM器件为CY7C1041，配置芯片为EPCS16，串口0、1分别用于Nios系统调试和其它功能扩展，电源管理模块将实验箱主板+5V电源转换为+3.3V，+2.5V，+1.2V，以用于FPGA的Bank和Core电压供电；通过4个80PIN的双排插针，将实验箱主板+5V电源引入到核心板，同时将核心板FPGA的300个IO端口引入到主板。
9.根据权利要求1所述的嵌入式电子设计自动化多功能创新性实验平台，其特征在于所述的功能扩展板，其高速模拟信号采集与回放功能扩展板由高速模数转换芯片TLC5510A和高速数模转换芯片MX7541构成；高速大容量数字信号存储与回放板由DDR内存条和内存条插座构成；ARM最小系统板由ARM9芯片S3C2410、SDRAM芯片HY57V561620、Flash芯片E28F128构成；每个功能扩展板都通过4个60PIN的双排插针与实验箱主板的开放实验区相连，将实验箱主板+12V，+5V，-12V电源引入到功能扩展板上，同时也将与200个FPGAIO端口连接。
专利摘要本实用新型是嵌入式电子设计自动化多功能创新性实验平台，其有FPGA核心板、实验箱主板，以及高速模拟信号采集与回放、高速大容量数字信号存储与回放和ARM最小系统三个功能扩展板，其中FPGA的核心芯片为亚尔特拉公司的FPGA EP2C35F672；实验箱主板包括核心板区、开放实验区、数码显示区、液晶显示区、键盘区、时钟频率源区、模拟信源区、扬声器模块区、电源模块区、外设接口区、程序下载接口；FPGA核心板、功能扩展板和实验箱主板分别以堆栈方式进行连接，构成实验平台。本实用新型具有极好的抗震性，可以开展数字电路实验、基本EDA应用实验，DSPBuilder实验、SOPC实验等EDA相关课程实验。
文档编号G09B25/00GK2891165SQ20062009681
公开日2007年4月18日 申请日期2006年5月23日 优先权日2006年5月23日
发明者陈曦, 刘克刚, 王高峰, 周维 申请人:武汉大学