专利名称：可降低偏压效应的移位寄存器的制作方法
技术领域：
本发明涉及一种移位寄存器，尤其是指一种利用一放电电路来降低偏压效应(Stress)与增加输出级(Output Stage)稳态时间的移位寄存器。
背景技术：
功能先进的显示器渐成为现今消费电子产品的重要特色，其中液晶显示器已经逐渐成为各种电子设备如移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记型计算机屏幕所广泛应用具有高分辨率彩色屏幕的显示器。
移位寄存器(shift register)为液晶显示面板的驱动电路中的一重要结构，其用以驱动液晶显示面板中各级显示电路，因此移位寄存器的电路设计对液晶显示面板的效能具有决定性的影响。
请参阅图1，图1为先前技术的液晶显示器中单级移位寄存器10的电路结构图。该移位寄存器(shift register)10主要包含一CK频率信号拉低模块(CK pull-down module)12、一XCK频率信号拉低模块(XCK pull-downmodule)14与一主要拉低模块(key pull-down module)16。CK频率信号与XCK频率信号的相位差为180度。CK频率信号拉低模块12由五个晶体管T109、T110、T111、T112、T113组成，当CK频率信号为高电位时(即XCK频率信号为低电位时)，晶体管T112与T110被打开，使节点Q(即栅极线，gate line)与晶体管T102的栅极的电位经由晶体管T110拉低至VSS电位。XCK频率信号拉低模块14由六个晶体管T103、T104、T105、T106、T107、T108组成，当XCK频率信号为高电位时(即CK频率信号为低电位时)，晶体管T104与T106被打开，使节点Q与晶体管T102的栅极的电位经由晶体管T106拉低至VSS电位。主要拉低模块16由两个晶体管T116、T117组成，用以在晶体管T101输出一输出信号到节点Q后，迅速将节点Q与晶体管T102的栅极的电位经由晶体管T117拉低至VSS电位。移位寄存器10另包含一晶体管T121，用以控制输出下一级的驱动节点N+1 ST。
在先前技术的移位寄存器10中，输出节点N ST负责将驱动信号输出到面板内的相应像素，驱动节点N+1 ST则负责将驱动信号输出到下一级移位寄存器。然而，由于先前技术的移位寄存器10的电路结构，CK频率信号拉低模块12或XCK频率信号拉低模块14可能会随着工作时间的增加，导致其中的晶体管因为偏压效应(Stress)而失效，使整个移位寄存器产生电路误动作，进而导致所对应的面板内像素无法正常运作。
因此，有必要提出一种移位寄存器，其可在CK频率信号拉低模块或XCK频率信号拉低模块发生故障时，仍能有效地降低输出级的偏压效应，使输出级的输出信号迅速到达稳态，以增加输出级稳态时间。
发明内容
因此，本发明的主要目的在于提供一种利用一放电电路来降低偏压效应与增加输出级稳态时间的移位寄存器。
依据本发明的上述目的，本发明提供一种单级移位寄存器，其包含一包含一第一频率信号拉低模块、一第二频率信号拉低模块、一第一主要拉低模块、一第二主要拉低模块与一放电电路。当该第一频率信号拉低模块或第二频率信号拉低模块发生电路异常而使移位寄存器电路无法正常放电时，该放电电路可持续对该移位寄存器电路进行放电，以降低移位寄存器电路的偏压效应。另外，该放电电路的放电速度远小于移位寄存器电路被充电至高电位时的充电速度，故不会影响移位寄存器电路在进行充电时的正常运作。
该放电电路可为一等效二极管电路，该等效二极管电路可利用栅极与漏极电性连接的一晶体管来实现，其中该晶体管的栅极通道的长度可远小于宽度，以使该放电电路的放电速度远小于移位寄存器电路被充电至高电位时的充电速度。
该放电电路可利用电阻或电容来调节该放电电路的放电速度。
本发明的移位寄存器可在第一频率信号拉低模块或第二频率信号拉低模块发生故障时，仍能持续对移位寄存器电路进行放电，可有效地降低输出级的偏压效应，进而使输出级的输出信号迅速到达稳态，使输出级的稳态时间增加。
图1为先前技术的单级移位寄存器的电路结构图；图2为一液晶显示器的功能方块图；图3为本发明的单级移位寄存器的电路结构图；图4为图3中该移位寄存器各节点的信号时序图；图5为一放电电路的电路示意图；图6a与图6b为该放电电路的其它实施例的电路示意图。
其中，附图标记200 液晶显示器 212 液晶显示面板214 栅极驱动器 216 源极驱动器220 像素单元222 晶体管30 移位寄存器 32 第一频率信号拉低模块34 第二频率信号拉低模块36 第一主要拉低模块38 第二主要拉低模块C62、C64 电容R60 电阻D300 放电电路T301-T334 晶体管 T501-T631 晶体管T602、T604 晶体管 CK 第一频率信号XCK 第二频率信号Q、N 节点具体实施方式
请参阅图2，图2为一液晶显示器200的功能方块图。液晶显示器200包含一液晶显示面板212、一栅极驱动器(Gate Driver)214以及一源极驱动器(Source Driver)216。液晶显示面板212包含多个像素，而每一个像素包含三个分别代表红绿蓝(RGB)三原色的像素单元220构成。栅极驱动器214输出扫描信号使得每一列的晶体管222依序开启，同时源极驱动器216则输出对应的数据信号至一整列的像素单元220使其充电到各自所需的电压，以显示不同的灰阶。当同一列充电完毕后，栅极驱动器214便将该列的扫描信号关闭，然后栅极驱动器214再输出扫描信号将下一列的晶体管222打开，再由源极驱动器216对下一列的像素单元220进行充放电。如此依序下去，直到液晶显示面板212的所有像素单元220都充电完成，再重头从第一列开始充电。在目前的液晶显示面板设计中，栅极驱动器214的控制电路等效上为移位寄存器(ShiftRegister)，其目的即每隔一固定间隔输出扫描信号至液晶显示面板212。
请参阅图3，图3为本发明的一单级移位寄存器30的电路结构图。移位寄存器30为应用于一液晶显示器中以实现上述的栅极驱动器的控制电路。移位寄存器30包含一第一频率信号拉低模块32、一第二频率信号拉低模块34、一第一主要拉低模块36、一第二主要拉低模块38与一放电电路D300。该第一频率信号与第二频率信号的相位差为180度，该第一频率信号可为一CK频率信号，该第二频率信号可为一XCK频率信号。
第一频率信号拉低模块32由五个晶体管T309、T310、T312、T313、T332组成，当第一频率信号为高电位时(即第二频率信号为低电位时)，晶体管T312与T310被打开，使节点Q(即栅极线，gate line)与晶体管T302、T331的栅极的电位经由晶体管T310拉低至VSS电位。第二频率信号拉低模块34包含一晶体管T303，当第二时信号为高电位时(即第一频率信号为低电位时)，晶体管T303被打开，使节点PIXEL N的电位经由晶体管T303拉低至VSS电位。第一主要拉低模块36由两个晶体管T315、T316组成，用以在第N+1级驱动信号ST N+1输入到晶体管T315、T316的栅极时，使晶体管T315、T316打开，而将节点PIXEL N的电位经由晶体管T315拉低至VSS电位，并将晶体管T302、T331的栅极电位(节点Q)经由晶体管T316拉低至VSS电位。第二主要拉低模块38由两个晶体管T333、T334组成，用以在第N+2级驱动信号ST N+2输入到晶体管T333、T334的栅极时，使晶体管T333、T334打开，而将晶体管T302、T331的栅极电位(节点Q)经由晶体管T333拉低至VSS电位，并将节点ST N的电位经由晶体管T334拉低至VSS电位。
放电电路D300可视为一等效二极管电路，其利用等效二极管电路将节点Q以顺向偏压的形式连接到VSS电位。换句话说，放电电路D300利用一等效二极管电路对节点Q进行放电，使节点Q的电位(即晶体管T302、T331的栅极电位)不会因电荷累积而产生偏压效应。特别是当第一频率信号拉低模块32或第二频率信号拉低模块34发生电路异常而使节点Q的电位无法正常放电时，放电电路D300可确保晶体管T302、T331不会被打开而维持移位寄存器电路的正常运作。请参阅图4，图4为移位寄存器30的各节点的信号时序图。其中节点Q的电位在时间T2之后即呈低电位，放电电路D300可在时间T3后持续释放节点Q的电荷，使节点Q可保持低电位。
请参阅图5，图5为放电电路D300的电路示意图。放电电路D300可将一晶体管T520的栅极(Gate)与漏极(Drain)电性导通，即可在节点Q与电位VSS之间形成一呈顺向偏压的二极管电路。然而，当正常的驱动信号(如第N-1级驱动信号ST N-1)输入到晶体管T502、T531的栅极时，节点Q必须保持在高电位，使移位寄存器可正常运作。因此，晶体管T520在导通时的放电速度须远小于节点Q被充电至高电位时的充电速度，使节点Q在正常充电时可忽略晶体管T520的放电速度。故晶体管T520其栅极通道的长度须远大于宽度。在本发明的实施例中，宽长比(Width/Length)设置为约6/240，亦即宽长比约为1/40。如此一来，节点Q在正常充电时即不会受到晶体管T520的放电速度影响，而可维持移位寄存器电路的正常运作；当节点Q须维持在低电位时，则可利用晶体管T520持续进行放电，以降低节点Q的偏压效应并增加移位寄存器输出级的稳态时间。
请参阅图6a与图6b，为放电电路D300的其它实施例的电路示意图。在图6a中，晶体管T602的漏极与源极(Source)之间电性连接一电容C62，电容C62可用以降低整体放电电路的放电速率，以调节放电电路的放电速率。在图6b中，晶体管T604的漏极与节点Q(或节点N、Q+N)之间电性连接一电阻R60，并在节点Q与电位VSS之间电性连接一电容C64，电阻R60与电容C64同样可用以降低整体放电电路的放电速率，以调节放电电路的放电速率。
相较于先前技术，本发明的移位寄存器可在第一频率信号拉低模块或第二频率信号拉低模块发生故障时，仍能持续对节点Q进行放电，可有效地降低输出级的偏压效应，进而使输出级的输出信号迅速到达稳态，使输出级的稳态时间增加。
以上所述仅为本发明的较佳实施方式，本领域的普通技术人员依本发明的精神所作的等效修饰或变化，皆涵盖于后附的权利要求书范围内。
权利要求
1.一种移位寄存器，其特征在于，包含一第一频率信号拉低模块与一栅极线电性连接，用以当一第一频率信号为高电位时，使该栅极线的电位拉低至一低电位；一第二频率信号拉低模块与该栅极线电性连接，用以当一第二频率信号为高电位时，使该栅极线的电位拉低至该低电位；一主要拉低模块与该栅极线电性连接，用以当该栅极线输出一驱动信号后，将该栅极线的电位拉低至该低电位；及一放电电路与该栅极线电性连接，用以将该栅极线连接到该低电位，藉以持续对该栅极线进行放电。
2.根据权利要求1所述的移位寄存器，其特征在于，该放电电路的放电速度小于该栅极线充电至高电位的充电速度。
3.根据权利要求1所述的移位寄存器，其特征在于，该放电电路包含一等效二极管电路，将该栅极线以顺向偏压方式电性连接到该低电位。
4.根据权利要求3所述的移位寄存器，其特征在于，该放电电路包含一晶体管，该晶体管的栅极与漏极呈电性连接。
5.根据权利要求4所述的移位寄存器，其特征在于，该晶体管的栅极通道的长度大于宽度的40倍。
6.根据权利要求1所述的移位寄存器，其特征在于，该放电电路包含电阻或电容组件以调节放电速度。
7.根据权利要求1所述的移位寄存器，其特征在于，该低电位为一VSS电位。
8.根据权利要求1所述的移位寄存器，其特征在于，该第一频率信号与第二频率信号的相位差为180度。
9.一种控制电路应用于一液晶显示器中，其特征在于，包含多级移位寄存器，其中每一级移位寄存器包含一第一频率信号拉低模块，用以当一第一频率信号为高电位时，使一栅极线的电位拉低至一低电位；一第二频率信号拉低模块，用以当一第二频率信号为高电位时，使该栅极线的电位拉低至该低电位；一主要拉低模块，用以当该栅极线输出一驱动信号后，将该栅极线的电位拉低至该低电位；及一放电电路，用以将该栅极线连接到该低电位，藉以持续对该栅极线进行放电。
10.根据权利要求9所述的控制电路，其特征在于，该放电电路的放电速度小于该栅极线充电至高电位的充电速度。
11.根据权利要求9所述的控制电路，其特征在于，该放电电路为一等效二极管电路，将该栅极线以顺向偏压方式电性连接到该低电位。
12.根据权利要求11所述的控制电路，其特征在于，该放电电路包含一晶体管，该晶体管的栅极与漏极呈电性连接。
13.根据权利要求12所述的控制电路，其特征在于，该晶体管的栅极通道的长度大于宽度的40倍。
14.根据权利要求9所述的控制电路，其特征在于，该放电电路包含电阻或电容组件以调节放电速度。
15.根据权利要求9所述的控制电路，其特征在于，该低电位为一VSS电位。
16.根据权利要求9所述的控制电路，其特征在于，该第一频率信号与第二频率信号的相位差为180度。
17.一种液晶显示器，其特征在于，包含一液晶显示面板，包含多个像素单元；一栅极驱动器，用以输出扫描信号以驱动该像素单元，该栅极驱动器包含一控制电路，该控制电路包含复数级移位寄存器，其中每一级移位寄存器包含一第一频率信号拉低模块，用以当一第一频率信号为高电位时，使一栅极线的电位拉低至一低电位；一第二频率信号拉低模块，用以当一第二频率信号为高电位时，使该栅极线的电位拉低至该低电位；一主要拉低模块，用以当该栅极线输出一驱动信号后，将该栅极线的电位拉低至该低电位；及一放电电路，用以将该栅极线连接到该低电位，藉以持续对该栅极线进行放电；以及一源极驱动器，用以输出对应的数据信号至该像素单元。
18.根据权利要求17所述的液晶显示器，其特征在于，该放电电路的放电速度小于该栅极线充电至高电位的充电速度。
19.根据权利要求17所述的液晶显示器，其特征在于，该放电电路为一等效二极管电路，将该栅极线以顺向偏压方式电性连接到该低电位。
20.根据权利要求19所述的液晶显示器，其特征在于，该放电电路包含一晶体管，该晶体管的栅极与漏极呈电性连接。
21.根据权利要求20所述的液晶显示器，其特征在于，该晶体管的栅极通道的长度大于宽度的40倍。
22.根据权利要求17所述的液晶显示器，其特征在于，该放电电路包含电阻或电容组件以调节放电速度。
23.根据权利要求17所述的液晶显示器，其特征在于，该低电位为一VSS电位。
24.根据权利要求17所述的液晶显示器，其特征在于，该第一频率信号与第二频率信号的相位差为180度。
全文摘要
本发明公开一种移位寄存器，其包含一第一频率信号拉低模块、一第二频率信号拉低模块、一第一主要拉低模块、一第二主要拉低模块与一放电电路。当该第一频率信号拉低模块或第二频率信号拉低模块发生电路异常而使移位寄存器电路无法正常放电时，该放电电路可持续对该移位寄存器电路进行放电，以降低移位寄存器电路的偏压效应。另外，该放电电路的放电速度远小于移位寄存器电路被充电至高电位时的充电速度，故不会影响移位寄存器电路在进行充电时的正常运作。
文档编号G09G3/30GK101042937SQ20071010172
公开日2007年9月26日 申请日期2007年4月24日 优先权日2007年4月24日
发明者陈静茹, 张峻荣, 张立勋, 陈世烽, 郑咏泽 申请人:友达光电股份有限公司